PROBLEMAS CONTADORES y REGISTROS

1.- La figura representa un Contador MOD-16 sncrono.

a) Si la salida de los Flips-Flops se encuentran en el estado 0100 y transcurren 6 pulsos de reloj Cul sera el nuevo estado de dichas salidas?

b) Si al llegar el pulso de reloj nmero decimosexto la entrada del primer biestable cambia a 0, qu valor tendran las salidas de los biestables en el pulso siguiente?

JK_FF

J

K

Q

~Q

SET

RESET JK_FF

J

K

Q

~Q

SET

RESET

5VVCC

JK_FF

J

K

Q

~Q

SET

RESET JK_FF

J

K

Q

~Q

SET

RESET

1000Hz 5V

A

BAB

B

C

ABC

NOTNOT NOT NOT NOT

AND2

AND3

Solucin:

a) La tabla de transiciones del contador sera

Conteo D C B A 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0

Luego si estamos en el estado 0100 y transcurren 6 pulsos de reloj, pasaremos al estado 1010.

b) Al llegar el pulso de reloj n 16 el estado de los biestables ser 1111. Si la entrada se cambiara a 0, se activara la seal RESET, por lo que los biestables se pondran a 0000 y se mantendran en esa situacin mientras no se modificase dicha entrada asncrona.

2.- Suponga que se dispone de un contador sncrono MOD-16 con un tiempo de retardo de propagacin de cada Flip-Flop tpd = 50 ns y de cada puerta AND tpd = 20 ns. Cul sera el valor de su frecuencia mxima y como diferera de un contador MOD-16 asncrono? Solucin: El retraso total que puede permitirse entre los pulsos de reloj de entrada es igual al tpd del FF + el tpd de la puerta AND:

Treloj 50 + 20 = 70 ns

luego

Fmax = 1 / 70 ns = 14,3 MHz

Un contador asncrono MOD-16 utiliza cuatro FFs , luego su frecuencia mxima ser

Fmax = 1 / (4 x 50 ns) = 5 MHz.

3.- En la figura se muestra un contador implementado mediante tres Flips-Flops tipo JK. Admitiendo que el que suministra el bit menos significativo es el situado ms a la izquierda, explique el funcionamiento de forma detallada. Despus de cinco pulsos el conmutador pone la entrada a 0 voltios.

100Hz 5V

JK_FF

J

K

Q

~Q

SET

RESET

JK_FF

J

K

Q

~Q

SET

RESET

5V

Key = Space

5VVCC

JK_FF

J

K

Q

~Q

SET

RESETNOT

NOTNOT NOT

NOT

OR2

AND3

AND3

AND2

AND2

OR2

Solucin: Vamos a identificar a los biestables como A.B y C de izquierda a derecha. Cuando el conmutador de la entrada est nivel alto (5 voltios) se habilitan las puertas AND 2 y 3 de la parte superior de la estructura y quedan desahabilitadas las dos inferiores. Esto permite que las salidas de los dos primeros biestables A y B, pasen directa y respectivamente a las entradas J y K de los FFs B y C. Cuando el conmutador de la entrada se pone a 0 voltios, ocurre lo contrario, esto es, se deshabilitan las puertas AND superiores y actan las inferiores, de forma que las salidas invertidas de los FFs A y B pasan a las entradas J y k de los FFs B y C. As el contador durante los primeros cinco pulsos cuenta hacia arriba y durante los ltimos cinco pulsos cuenta hacia abajo. Se trata pues de un Contador sncrono Mod-8 Ascendente /Descendente activado por flanco de reloj negativo. La tabla de transiciones ser

Activacin C B A

1 0 0 0

1 0 0 1

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1

0 1 0 0

0 0 1 1

0 0 1 0

0 0 0 1

0 0 0 0

4.- El esquema funcional de la figura representa a un contador sncrono paralelo de 3 bits preajustable . Tambin dispone de entradas asncronas. Analice su funcionamiento para las conexiones establecidas en dicha figura.

JK_FF

J

K

Q

~Q

SET

RESET

JK_FF

J

K

Q

~Q

SET

RESET

JK_FF

J

K

Q

~Q

SET

RESET

5VVCC

100Hz 5VClock

AND2

Key = 0 Key = 1Key = 2

Key = P5V

VCC

NOT

NOTAND2 AND2

AND2

AND2NOT

AND2NOT

AND2

NOT

Solucin: Como la entrada P (sera la CARGA EN PARALELO) est a nivel ALTO todas las puertas AND que actan sobre las entradas asncronas SET y RESET estn a nivel BAJO luego se encuentran INACTIVAS. En esa situacin el contador est actuando en su modo sncrono, es decir, cada vez que llega un pulso de reloj, en el flanco positivo del mismo los FFs actan siguiendo las indicaciones de sus entradas JK y comienza la cuenta normal ascendente desde el estado en que se encuentren los FFs. Si la entrada P se pusiera a nivel BAJO, entonces las puestas AND actuaran sobre las entradas asncronas que forzaran el estado 101 de las entradas superiores en paralelo y a partir de ah, si se desactivan las entradas asncronas comienza la cuenta normal siguiendo los pulsos de reloj.

5.- Se dispone de un contador MOD-3 como el que se indica en la figura. Se pide disear un decodificador para detectar los estados especficos a nivel alto del contador.

JK_FF

J

K

Q

~Q

SET

RESET

5VVCC

JK_FF

J

K

Q

~Q

SET

RESET

JK_FF

J

K

Q

~Q

SET

RESET

V1

NOT

AND2

Solucin:

JK_FF

J

K

Q

~Q

SET

RESET

5VVCC

JK_FF

J

K

Q

~Q

SET

RESET

JK_FF

J

K

Q

~Q

SET

RESET

V1

NOT AND3

AND3

AND3

AND3

AND3

AND3

AND3

AND3

AND2

6.- En el contador sncrono representado en la figura determine las expresiones de las entradas de control y especifique la Tabla de Excitaciones.

JK_FF

J

K

Q

~Q

SET

RESET

200Hz 5V

JK_FF

J

K

Q

~Q

SET

RESET

JK_FF

J

K

Q

~Q

SET

RESET

AND2

NOT

Solucin: Las entradas de Control son:

JC = A B KC = C JB = KB = A JA = JA = C y la tabla de excitaciones resulta

Tabla de excitaciones

Estado PRESENTE

Entradas de Control Estado SIGUIENTE

C B A JC KC JB KB JA KA C B A

0 0 0 0 0 0 0 1 1 0 0 1

0 0 1 0 0 1 1 1 1 0 1 0

0 1 0 0 0 0 0 1 1 0 1 1

0 1 1 1 0 1 1 1 1 1 0 0

1 0 0 0 1 0 0 0 0 0 0 0

1 0 1 0 1 1 1 0 0 0 1 1

1 1 0 0 1 0 0 0 0 0 1 0

1 1 1 1 1 1 1 0 0 0 0 1

Se trata de un contador MOD-5 Autocorregible con tres estados sin utilizar que regresan siempre al estado normal de recuento.

7.- La figura representa a un contador sncrono que utiliza flips-flops tipo D. Determine las expresiones lgicas para las entradas D y especifique la tabla de excitaciones del sistema.

D_FF

D Q

~Q

D_FF

D Q

~Q

D_FF

D Q

~Q

500Hz 5V

A B COR2

AND2 AND2 AND3 AND2 AND2

OR3

Solucin: Las expresiones lgicas de las entradas son

DC = C B + C A + C B A

DB = B A + B A

DA = A y la tabla de excitaciones del sistema ser

Tabla de Excitaciones

Estado Presente- Entradas de Control- Estado Siguiente

C B A DC DB DA C B A

0 0 0 0 0 1 0 0 1

0 0 1 0 1 0 0 1 0

0 1 0 0 1 1 0 1 1

0 1 1 1 0 0 1 0 0

1 0 0 1 0 1 1 0 1

1 0 1 1 1 0 1 1 0

1 1 0 1 1 1 1 1 1

1 1 1 0 0 0 0 0 0

8.- En la figura se indica un registro de desplazamiento de ocho bits tipo entrada en serie/salida en paralelo. Las dos entradas en serie A y B tienen estructura de puerta AND. La operacin de desplazamiento ocurre en las PGTs de la entrada de reloj CLK y dispone de una entrada asncrona CLR que acta a nivel BAJO. Determinar la secuencia de estados a medida que se aplican pulsos de reloj, admitiendo que el contenido inicial del registro es 00000000.

74164N

3

4

5

6

1

2

9

8 10

11

12

13

QAQB

QCQDQE

QFQGQH

A

B

CLK

~CLR

5V

NOT

Solucin:

N pulso

entrada

QA QB QC QD QE QF QG QH

0 0 0 0 0 0 0 0 0

1 1 0 0 0 0 0 0 0

2 1 1 0 0 0 0 0 0

3 1 1 1 0 0 0 0 0

4 1 1 1 1 0 0 0 0

5 1 1 1 1 1 0 0 0

6 1 1 1 1 1 1 0 0

7 1 1 1 1 1 1 1 0

8 1 1 1 1 1 1 1 1

Cuando A=B=1 la entrada en serie es 1, entonces se desplazarn 1s en el registro cada PGT de la seal de reloj CLK. Como al inicio QH = 0, la entrada CLR est inactiva. En el octavo pulso, el registro trata de cambiar al estado 11111111, pero esto es una situacin momentnea debido a que cuando QH = 1 se produce un nivel bajo en CLR y se restablece el registro de inmediato a 00000000. Despus se repite la secuencia en los siguientes ocho pulsos de reloj.

9.- En la figura se representa el diagrama lgico de un Contador de Anillo que es un Registro de desplazamiento circular, conectado de tal forma que su ltimo FF desplaza su valor hacia el primer FF. Determinar la tabla de secuencias y describa el funcionamiento del sistema suponiendo que el estado inicial es Q3Q2Q1Q0 = 1000. La informacin se desplaza de izquierda a derecha y considere el bit menos significativo el del FF ms a la derecha.

D_FF

D

SET

RESET

Q

~Q

1kHz 5V

D_FF

D

SET

RESET

Q

~QD_FF

D

SET

RESET

Q

~QD_FF

D

SET

RESET

Q

~Q

Solucin:

Q3 Q2 Q1 Q0 Pulso Reloj

1 0 0 0 0

0 1 0 0 1

0 0 1 0 2

0 0 0 1 3

1 0 0 0 4

El Contador funciona como un contador MOD-4 debido a que tiene cuatro estados distintos antes de que se repita la secuencia. Obviamente requiere ms FFs que un contador binario del mismo mdulo que solo requerira dos.

10.- En la figura se describe el diagrama lgico de un Contador Johnson que es un registro de desplazamiento circular donde la salida invertida del ltimo Flip-Flop se conecta a la entrada del primero. Determine la tabla de secuencias del sistema y describa su funcionamiento.

1kHz 5V

D_FF

D

SET

RESET

Q

~QD_FF

D

SET

RESET

Q

~QD_FF

D

SET

RESET

Q

~Q

Solucin:

Q2 Q1 Q0 Pulso Reloj

0 0 0 0

1 0 0 1

1 1 0 2

1 1 1 3

0 1 1 4

0 0 1 5

0 0 0 6

El contador tiene seis estados distintos luego es MOD-6 pero no cuenta una secuencia binaria normal. El nmero de FFs siempre es la mitad del mdulo.

11. Sea el registro de desplazamiento de la figura al que se le excita con la seal de datos indicada. Determine grficamente cmo evolucionan las salidas de los biestables.

Solucin: