Control Digital y No Lineal
Introducción. Conceptos Fundamentales
Profesor Responsable: Dr. Ing. Fernando Botterón
Facultad de Ingeniería
Universidad Nacional de Misiones
Introducción
Conocimientos previos necesarios:
Teoría de Muestreo de Señales.
Modelado de la planta o proceso por:
función de transferencia o entrada-salida.
en espacio de estados.
Efecto de los autovalores del sistema sobre la
respuesta transitoria y de régimen permanente.
Respuesta en frecuencia: análisis de estabilidad y
análisis de desempeño.
Introducción
Historia del Control Digital:
1950 se desarrolla en Columbia, la teoría de sistemas de datos
muestreados con: Ragazzini, Franklin, Zadeh, Jury, Kuo, entre otros.
El interés surge en los (’50) control DDC para misiles y aviones.
Los primeros libros de control por computadora datan de finales de la
década del ’60.
En 1956 se instaló un SCD para refinería de petróleo: 26 caudales y 72
temperaturas y 3 composiciones. MTBF de 50 a 100hs para la CPU.
costos elevados.
baja confiabilidad.
gran consumo de energía.
1 suma en 1ms y 1 multiplicación en 20ms.
Escaso desarrollo en lo que hace a sensores.
Historia del Control Digital:
En el ’62 en una industria química en UK (Imperial Chemical Industries),
un control digital con 224 entradas y un comando de 129 válvulas.
DDC (Control Digital Directo)
1 suma en 0,1ms y 1 multiplicación en 1ms.
MTBF 1000hs para la CPU.
Incorporación de teclados y pantallas.
Fácil reconfiguración del sistema.
Segunda mitad de los ’60 realidad se altera sustancialmente con las
minicomputadoras.
1 suma en 2 ms y 1 multiplicación en 7ms.
MTBF aumenta a 20.000hs.
Se reducen los costos para pequeños proyectos.
Historia del Control Digital:
Más aún a mediados de los ’70 e inicio de los ’80 con el surgimiento de
las microcomputadoras y mediados de los ’80 con la PC.
Costo promedio bajo (U$S 500)
Consumo de energía despreciable.
Ya se habla de control dedicado para cada variable o grupo de
ellas.
Se observa un desarrollo importante de la teoría de control
Surgen los PLC para control distribuido y secuenciamiento lógico.
Comienza entonces, el desarrollo de paquetes de software tan
importantes como ORACLS, Program CC, Control-C, PC-Matlab,
MATRIXx, Easy5, SIMNON, SABER y muchos otros.
Introducción
Control Digital versus Control Analógico
¿Porqué Control Digital?
Facilidad de Implementación;
Flexibilidad de Actualización;
Permite reducir el número de
componentes;
Interfaz Hombre-Máquina
Insensibilidad a ruidos y variación
paramétrica de componentes
Gran disponibilidad de DSCs, mC,
PC’s Industriales con periféricos
dedicados y PLC’s.
Control Digital versus Control Analógico
¿Porqué Control Digital?
Presenta varias ventajas respecto al Control Analógico
Permite implementar técnicas de control sofisticadas que
tienen en cuenta: - Variaciones paramétricas, tolerancias, no
linealidades.
Técnicas de control Clásicas;
Técnicas de control de Auto Análisis y Auto Sintonía;
Técnicas de control de Tiempo Mínimo, (Deadbeat);
Técnicas de control Predictivas.
Control Digital versus Control Analógico
Técnicas de control adaptativas;
Identificación paramétrica de procesos;
Modelos de referencia;
Técnicas de control robustas.
Múltiples lazos de control a diferentes tazas de muestreo.
Técnicas de Optimización.
Control distribuido o jerárquico.
Posibilita implementar sistemas de alarmas, registro y
envío de datos, etc.
Control de Servo Motores de Corriente Continua,
Fuentes Ininterrumpidas de Energía Eléctrica (UPS),
Industria Aeroespacial,
Control de Motores de Inducción de baja y alta tensión,
Fuentes de Alimentación en Modo Conmutación
Control de tensión y frecuencia, potencia activa y reactiva en usinas de generación:
parques eólicos,
pequeñas centrales hidroeléctricas,
sistemas fotovoltaicos,
motores de combustión interna, entre otros.
Control Digital: Espectro de Aplicaciones
Dispositivos programables disponibles
mC
Arquitecturas Von Neumann, Harvard y Hardvard Modificada: CISC y RISC
DSC’s
CPU’s de hasta 32 bits y gran capacidad de memoria
DSC’s: Procesadores matemáticos de aritmética de punto fijo y punto flotante
DSC’s y Microcontroladores: Diseñados específicamente para tareas de CONTROL y COMANDO
PSoC FPGA
PSoC: Dispositivos programables mixtos, analógicos y digitales
FPGA: Dispositivos programables digitales.
DSC’s
TMS320F241
Consideraciones para seleccionar microcontroladores o DSC’s
DESEMPEÑO DINÁMICO:
Frecuencia de Muestreo del conversor A/D.
Resolución del conversor A/D.
Clock (ciclo mínimo de instrucción) (MIPS).
Tamaño de palabra de la memoria de datos: cuantificación.
Unidad aritmético-lógica de punto fijo o de punto flotante.
Conjunto de instrucciones, cantidad de interrupciones y
periféricos disponible
Modulador PWM y Resolución en bits
Consideraciones para seleccionar microcontroladores o DSC’s
COSTO: Hoy día esta cuestión es relativa y no incide significativamente.
Depende de la dimensión del proyecto.
Disponibilidad de herramientas de desarrollo.
Costos de las placas de evaluación.
DESEMPEÑO DINÁMICO: Módulo de Captura para Codificadores de Posición y Velocidad
Memoria, Conjunto de Instrucciones y Cantidad de Interrupciones
Tamaño de la memoria de datos y de programa.
Diferentes Tipos de Señales
Señal Analógica o de Tiempo Continuo: Está definida en un intervalo continuo de tiempo, cuya amplitud puede adoptar infinitos valores en este intervalo.
Señal de Tiempo Discreto o de Datos Muestreados: Es una señal definida solo a instantes discretos de tiempo.
Señal Cuantificada en Tiempo Continuo: Su amplitud asume un N° finito de diferentes valores en un intervalo de tiempo continuo de tiempo.
Señal Digital: Es una señal de tiempo discreto cuantificada en amplitud y en tiempo. Representada por una secuencia de números, binarios o hexadecimales.
Sistema de Control Digital
S/H+
A/DPlanta
y(t)e(t)
Actuador
e*(t)
T
r(t)
-CPU D/A Hold
Filtro Sensor
Clock (CPU)
µC, DSP o PC
+
Controlador Digital: Es muy importante que las señales estén cuantificadas, tanto en amplitud como en tiempo.
Proceso de Muestreo, Conversión de Datos y Cuantificación
Muestreo: Muestras de la señal analógica a intervalos regulares. Frecuencia de Muestreo debe ser adecuadamente seleccionada: fm ≥ 2xfmax
Retención: Retiene la muestra de la señal analógica por el tiempo que el ADC necesite para efectuar la conversión.
Conversión y Cuantificación: Efectúa la correspondencia entre los valores de la señal analógica muestreada y los estados digitales posibles según el N° de bits del ADC.
El rango de valores de la muestra puede ser infinito y el valor de salida del ADC es finito.
Proceso de Muestreo, Conversión de Datos y Cuantificación
Muestreo y Retención:
+
-ei(t)
RsReloj
C eo(t)
+
-
eo(t)eo(t)
Seguimiento
ei(t)
p
pPulso de reloj
Retención
Muestreo
tst
t
Rs ≈ 0
Muestreo
Retención
Proceso de Muestreo, Conversión de Datos y Cuantificación
Muestreo y Retención: Ta : Tiempo de adquisición
ei (t)± 0,1% Valor
finalTp : Tiempo de
aperturaTs : Tiempo de
asentamiento
Atenuación en Modo Retención
Impedancia de Entrada Elevada
+
-
+
-ei(t) CH
Muestreador
Amplificador de aislación de entrada
Amplificador de aislación
de salida
Comando de muestreo y retención
eo(t)
Proceso de Muestreo, Conversión de Datos y Cuantificación
Muestreo y Retención:
Frecuencia de Muestreo Uniforme
Seguimiento, p
Proceso de Muestreo, Conversión de Datos y Cuantificación
Muestreo y Retención: Diagrama de Bloques
S/Hei(t) eo(t)
Retenedorei(t)
FiltroMuestreador
Retraso
dT seeo(t)
2
2 2( )
2n
fn n
G ss s
d a pT T T
muestreadorT p
10nspT
300nsaT
100nssT
410nsp p T
Proceso de Muestreo, Conversión de Datos y Cuantificación
Muestreo y Retención: Circuito Ideal
t
ei(t) eo(t)
0 T 2T 3T 4T 5T 6Tt
Comando de Muestreo
Retenedorei(t)
MuestreadorIdeal
eo(t)
0p
Modulador de Amplitud de
Pulsos
Proceso de Muestreo: Topologías
Lazo abierto: Seguidor en Cascada
+
-
+
-ei(t) CHS/H control
eo(t)+-
+-
A1A2
+
-
+
-ei(t) CHS/H control
eo(t)+-
+-
A1A2
Lazo cerrado: Seguidor de Salida
+
-
+
-ei(t)
CH
S/H control
eo(t)+-
+-A1 A2
Lazo cerrado: Integrador de Salida
Las configuraciones de los
amplificadores pueden ser tanto
inversoras como no
inversoras.
Proceso de Muestreo: Topologías
S/H Comerciales:
AD582, 583 y 585: (1970 a 1980). 1 S/H en un solo chip
Tiempo total de adquisición y retención: 6,7ms
AD684: 4 S/H en un solo chip
Tiempo total de adquisición y retención de c/u: 1,515ms
AD783: Very High Speed. 1 S/H en un solo chip
Tiempo total de adquisición y retención de c/u: 480ns
Proceso de Conversión de Datos y Cuantificación
Conversión Analógica a Digital:
S/ H Q CodificadorSeñal
analógica
Cuantificador
Señal
digital
Conversión
• Proceso de conversión se realiza en un tiempo Dt finito.
• De aquí la importancia de la retención de la señal adquirida.
• Existen diferentes métodos:
Por aproximaciones sucesivas (Buena resolución y velocidad)
Por contador o tipo servo
En paralelo (Alta velocidad y circuitería compleja)
Por integración. De simple y doble rampa (Muy precisos pero lentos)
S-Delta. (Muy buena precisión. Costos elevados)
Proceso de Conversión de Datos y Cuantificación
Conversión Analógica a Digital:
• Pueden encontrarse conversores A/D desde 6 hasta 24 bits.
• Mayor resolución → Mayor número de bits, incrementa circuitería, resultando más costosos y hace que el tiempo de conversión aumente.
• Los tiempos de muestreo y conversión representan un atraso de transporte
Pueden tener efectos adversos sobre la estabilidad del sistema de control.
Este tiempo dependerá de la resolución y del método de conversión.
• Los conversores AD más utilizados en mC y DSC’s utilizan el método de conversión por aproximaciones sucesivas.
• Con resoluciones entre los 8 y 16 bits.
Conversión Analógica a Digital: Parámetros de interés
1LSB2 1
FSn
Vq
( )100%resolución
FS
V qExactitud
V
Resolución:
max
1
2f
tiempo deconversion
Tiempo de conversión:
Exactitud:
Error máximo:
max
1 1
2 2 1 2FS
n
Ve q
_
_ _
(2 1) ref lown
ref high ref low
Tension Analógica de Entrada VValor Digital
V V
Con:
_ _ 0Vref high DD ref lowV V y V
Dado el N° finito de niveles, el valor analógico resulta redondeado o truncado, cuando se convierte a una
señal digital.
Conversores AD Comerciales
Conversores AD Comerciales:AD7949: Aproximaciones sucesivas, 14bits, 250kS/seg
Tiempo total de adquisición y conversión: 4,0msAD7357: Dual. Aproximaciones sucesivas, 14bits, 4,2MS/seg
Tiempo total de adquisición y conversión: 240nsAD7760: S-Delta, 24bits, 2,5MS/seg.
Tiempo total de adquisición y conversión: 400ns
AD7490: 16 canales Aproximaciones sucesivas, 12bits, 1MS/seg.
Tiempo máximo de adquisición y conversión: 800ns
Conversores AD Controladores Digitales de Señal
Conversores AD DSC’s:
TMS320F240 a 243: Aproximaciones sucesivas, 10bits, 0,5MS/seg
Tiempo total de adquisición y conversión: 1ms (una conversión) o 1,7ms (dos conversiones simultáneas).
TMS320LF2407: Aproximaciones Sucesivas, 10bits, 1MS/seg
Tiempo total de adquisición y conversión: 375ns (una conversión.TMS320F2812 o TMS320F28335: Aprox. Sucesivas, 12bits, 6,25MS/seg
Tiempo total de adquisición y conversión: 80ns (una conversión) o hasta 200ns (dos conversiones simultáneas). TMS320F28377D Dual-Core Delfino: Resolución de 16 o 12 bits. Aprox. Sucesivas, 4,4MS/s o 14MS/s. Diferencial o Simples.
Muestreador y Retenedor de Datos
Muestreador por Impulsos
( )f t
T
*( )f t
( )p
( )T t
( )f t
t
(a)
( )T t
t
T
0p
(b) (c)0 T
t
*( )f t0p
*( ) ( ) ( ), ( ) 0f t f kT t kT con t kT t kT En t = kT:
: ( ) 0 0Se asume que f t t
Siendo:0
( ) ( )Tk
t t kT
Muestreador y Retenedor de Datos
Muestreador por Impulsos
(c)0 T
t
*( )f t0p *
0
*
( ) ( ) ( );
( ) (0) ( ) ( ) ( ) ( ) ( )
k
f t f kT t kT o también
f t f t f T t T f kT t kT
Muestreador y Retenedor de Datos
Reconstrucción de Señales Muestreadas
*
0
( ) ( ) ksT
k
F s f kT e
cc 0 s 2 s2 s s
*( )F jCaracterística Pasa Bajos Ideal
Espectro de Amplitud de F*(s)
1
0 cc
Amplitud
Característica de amplitud de un filtro ideal
Muestreador y Retenedor de Datos
Aproximación deseada por expansión en series de potencia de f(t)
2
2
2
''( )( ) ( ) '( )( ) ( )
2!
( ) ( ) ( 1)
( ) ( )'( ) ''( )
k
k
t kT t kT
f kTf t f kT f kT t kT t kT
donde f t f t para kT t k T
df t d f ty f kT f kT
dt dt
( ) [( 1) ]'( )
'( ) '[( 1) ]''( )
f kT f k Tf kT
Tf kT f k T
f kTT
A mayor aproximación requerida mayor es el
atraso de tiempo involucrado
Muestreador y Retenedor de Datos
ZOH( )f t ( )h t( )f kT
Muestreador Ideal p ≅ 0
T
kT
( )f kT( )f t
t t
( )h t
( ) ( ) ( )kf t h t f kT Primera Aproximación: ZOH
1( ) ( ) [ ( ) [( 1) ]( )kf t f kT f kT f k T t kT
T
Segunda Aproximación: FOH (First-Order Hold )
Muestreador y Retenedor de Datos
Retenedor de Orden Cero (ZOH): Filtro pasa bajos
*( ) ( )t
t T
h t f d
Impulso Unitario
t
1
0
T
Muestreador
hCAl amplificador
deiZ
A la fuente de señal de
0oZ
t
1
0 T
Respuesta del ZOH
ZOH*( )f t ( )h t
Muestreador y Retenedor de Datos
Retenedor de Orden Cero (ZOH)
* * *( )( ) ( ) ( ) ( )
t
t T
dh th t f d f t f t T
dt
ZOH*( )f t ( )h t
Aplicando la Transformada de Laplace:
* * *( ) ( ) ( ) ( )(1 )sT sTsH s F s F s e F s e *
( ) 1( )
( )
sT
zoh
H s eG s
F s s
* *( ) ( ) ( )zohg t f t f t T Respuesta al Impulso del ZOH
Muestreador y Retenedor de Datos
Función de Transferencia Retenedor de Orden Cero (ZOH)
0
( ) (0)[ ( ) ( )] ( )[ ( ) ( 2 )] (2 )[ ( 2 ) ( 3 )]
1( ) ( )[ ( ) ( ( 1) )]; : [ ( )] skT
k
h t f r t r t T f T r t T r t T f T r t T r t T
h t f kT r t kT r t k T donde r t kT es
L
0 T 2T 3T 4T 5T 6T 7T 8T 9T 10T 11T 12T 13T 14T
15T 16T 17T 18T
19T
*( )f t
t
( )f t
0 T 2T 3T 4T 5T 6T 7T 8T 9T 10T 11T 12T 13T 14T
15T 16T 17T 18T
19T 20T
( )h t
t
T
1 sTe
s
( )F s *( )F s *( )H s
Muestreador y Retenedor de Datos
Función de Transferencia del Retenedor de Orden Cero (ZOH)
( 1)
0
[ ( )] ( ) ( )skT s k T
k
e eh t H s f kT
s
L
2 2 31( ) (0) ( ) (2 )
sT sT sT sT sTe e e e eH s f f T f T
s s s s s s
0
1( ) ( )
sTskT
k
eH s f kT e
s
*( ) ( ) ( )zohH s G s F s 1( )
sT
zoh
eG s
s
Muestreador y Retenedor de Datos
Retenedor de Orden Cero (ZOH): Análisis en frecuencia 1
( )j T
zoh
eG j
j
Puede ser reescrita de la siguiente forma:
/2 sin( / 2)( )
/ 2j T
zoh
TG j Te
T
T
( )zohG j
2
s
0,637
s 2s 3s 4s
Filtro pasa bajos ideal
En régimen permanente senoidal:
102
103
104
105
106
107
-100
-80
-60
-40
-20
0
20
Am
plitu
d [db]
Respuestas de Magnitud y fase de un ZOH
102
103
104
105
106
107
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
20
Frecuencia [Hz]
Fase
[gr
ados
]
Filtro Ideal
Filtro Ideal
ZOH
/2 sin( / 2)( )
/ 2j T
zoh
TG j Te
T
Muestreador y Retenedor de Datos
Retenedor de Orden Cero (ZOH): Análisis en frecuencia
El ZOH es un filtro pasa bajos en serie con un atraso de T/2 segundos
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1-1
-0.8
-0.6
-0.4
-0.2
0
0.2
0.4
0.6
0.8
1
Tiempo, segundos
Señal de entrada, f(t)
1º armónica de h(t)
Señal de salida del ZOH, h(t)
Muestreador y Retenedor de Datos
Aproximación de Padé de un atraso puro:1 ( / 2)
1 ( / 2)ost o
o
s te
s t
1 ( / 2) 2,
1 ( / 2) 2sT
o
s T sTcon t T e
s T sT
Con esta aproximación, la función de transferencia del ZOH resulta:
_
2( )
(2 )zoh a
TG s
s T
Salida del ZOH presenta componentes de alta frecuenciaDesplaza la fundamental en T/2 segundos
Muestreador y Retenedor de Datos
Bode con Aproximación de Padé de primer orden:
102
103
104
105
106
107
-100
-80
-60
-40
-20
0
20
Am
plit
ud [d
b]
Respuestas de Magnitud y fase de un Zero-Order Hold y Aproximacion de 1er Orden
102
103
104
105
106
107
-180
-160
-140
-120
-100
-80
-60
-40
-20
0
20
Frecuencia [Hz]
Fase
[gr
ados
]
_
2( )
(2 )zoh a
TG s
s T
( 2)s TzohG eFinalmente, el ZOH puede
aproximarse por:
Transformada Z
• Herramienta de análisis de sistemas discretos análoga a la transformada de Laplace para sistemas continuos.
• Transforma una secuencia discreta de números en una secuencia de variable compleja “z”
• Útil para el análisis y el diseño clásico de sistemas de control.
Dificultad: Transformadas inversas de funciones irracionales.
0
*( ) ( ) ksT
k
F s f kt e
Retenedorf (t)
MuestreadorIdeal
F*(s)
Función Irracional de “s”
Para facilitar la obtención de la función f(t) se utiliza la transformación de variable compleja o transformación conforme:
sTz e
Transformada Z
Función Racional F(z)0
1( ) * ln ( ) k
k
F z F s z f kt zT
1. Se muestrea f(t) con un muestreador ideal,
2. Se toma la transformada de Laplace de f*(t) para hallar F*(s),
3. Se reemplaza esT por z-k para obtener F(z).
Desventaja: La expresión resulta en una serie infinita en z-k por lo que es necesario un esfuerzo adicional para obtener F(z) en forma cerrada.
Transformada Z
Limitaciones de la Transformada Z:
1. Hipótesis del Muestreador Ideal.
2. Exactitud del método de la transformada Z.
3. No unicidad de la transformada Z inversa
La simplicidad y ventajas superan mucho la desventaja de la No Unicidad de la transformada Z inversa .
0 T 2T 3T 4T
( )f t
t
5T 6T 7T
Selección de la Frecuencia de Muestreo
Relaciones entre el plano-s y el plano-z
*( )F s Introduce ∞ polos periódicamente espaciados sobre el eje jw
ω 0,1,2,.... 2s s sm con m y f
La Transformada Z, traslapa estos ∞ polos en un N° finito de polos en el plano-z
Re(z)
Im(z)
Plano-z
Plano-s
s Tz e
Relaciones entre el plano-s y el plano-z
Consideramos la banda primariaω ω
2 2s sy
c o s s e nTz e T j T 1z z
Relaciones entre el plano-s y el plano-z
1Tz e Semiplano izquierdo abierto del plano-s
Plano s
Relaciones entre el plano-s y el plano-z
1Tz e Semiplano derecho abierto del plano-s
Relaciones entre el plano-s y el plano-z
σ i Tz e Regiones de s constante
3+ σ Te
2- σ Teωj
2σ 3σ3-σ 2-σ 1-σ
Plano s Plano z
Relaciones entre el plano-s y el plano-z
ω i Tz e Regiones de wd constante
Plano s Plano z
Relaciones entre el plano-s y el plano-z
- 2 π ω ( β ) / ω 2 π ω / ωst gsz eRegiones de x constante
β z l i n e a l m e n t e y z l i n e a l m e n t e
Relaciones entre el plano-s y el plano-z
Regiones a wn constante
Regiones a wd constante son normales a las de s constante
Plano s
Relaciones entre el plano-s y el plano-z
Región Deseada para proyecto
1
1
f r e c u e n c ia s d e i n t e r e s d e ω 0 a ω / 2
4 5 0 , 7 0 7 1s
Obtención del Modelo Nominal
de la Planta
MODELOS CONTÍNUOS
MODELOS DISCRETOS
Modelo ContinuoDiseño del Controlador
Continuo
Discretización del Controlador
Modelo DiscretoDiseño del Controlador
Discreto
Implementación
Implementación
Aspectos del Diseño de Controladores Discretos
Controladores de Tiempo Continuo:
Proporcional (P);
Proporcional + Integral (PI);
Proporcional + Derivativo (PD) y
Proporcional + Integral + Derivativo (PID)
Discretización del Controlador
Continuo
- Aproximaciones de Euler
- Utilizando un (ZOH)
- Transformación Bilineal, etc.
DESVENTAJA: NO INCLUYE ATRASO DE TRANSPORTE
Compensadores de Atraso o de
Adelanto
Controladores de Tiempo Continuo Discretizados o Aproximados
Discretización del Controlador
Continuo
- Aproximaciones de Euler
- Utilizando un (ZOH)
- Transformación Bilineal, etc.
Gc(s) Planta
U(s) Y(s)+
-
R(s) E(s)
Procesador Planta
y(t)e(t)
ZOH
e*(t)
T
r(t)
+
-
DESVENTAJA: NO INCLUYE ATRASO DE TRANSPORTE
/ 2s Te
( )u k T ( )u t
Controladores de Tiempo Continuo Discretizados o Aproximados
VENTAJAS DEL MODELO de
TIEMPO DISCRETO
- Permite modelar los atrasos
- Controlador en la forma adecuada para su implementación
- Resulta fácil la implementación de sistemas con diferentes frecuencias de muestreo
Controladores de Tiempo Discreto
Controladores de Tiempo Discreto: Proporcional (P);
Proporcional + Integral (PI);
Proporcional + Derivativo (PD);
Proporcional + Integral + Derivativo (PID);
De Tiempo Mínimo o Deadbeat (por F.T o R.E);
Regulador Lineal Cuadrático Discreto (Energía Mínima);
Servo Controlador con Realimentación de Estados;
Modelo Interno;
Controladores Adaptativos e Identificación Paramétrica;
Observadores de Estados;
Sistemas de control con múltiples lazos y diferentes frecuencias de muestreo.
Predictivos
Sistemas Muestreados en Lazo cerrado
r(k)Gc(z) Planta
Sensor+ Filtro
+
-
e(k)
y(k)
T
T
r(kT)Planta
Sensor + Filtro
e(kT)
y(kT)
T
Actuador+
-
Compensador discreto
u(kT) u(t)
r(kT): un valor constante o un bloque de memoria dentro del mP
Especificaciones del Sistema de Control
Especificaciones de Desempeño deseadas:
Error nulo en régimen permanente;
Respuesta transitoria rápida;
Estabilidad, ABSOLUTA y RELATIVA y ;
Robustez a los cambios en los parámetros del sistema;
Rechazo de disturbios;
Esfuerzo del controlador (Optimización de Energías)