1
Arquitectura de DSP
Ing. Jerónimo F. Atencio
3
Procesadores 0
-Ejecutar programas (instrucciones) almacenados en una memoria. -Realiza operaciones lógicas y aritméticas. -Realiza operaciones de entrada/salida (I/O).
6
DSP 0 (Digital Signal Processor).
- Son procesadores - Arquitectura orientada al procesamiento de señales - Tienen hardware dedicado para procesamiento de señales
9
Características TMS320C6413
Dd
- 2-ns Instruction Cycle Time; 500-MHz Clock Rate - Six ALUs (32-/40-Bit), Each Supports -Single 32-Bit, -Dual 16-Bit, -Quad 8-Bit Arithmetic per Clock Cycle
-Two Multipliers -Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or -Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
-Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
10
Características TMS320C6413
Dd
- 32-Bit External Memory Interface (EMIF) (SRAM, EPROM, SDRAM, etc) -16K-Byte L1P Program Cache(Direct Mapped) -16K-Byte L1D Data Cache (2-Way Set-Associative) -256K-Byte L2 Unified Mapped RAM/Cache [C6413] (Flexible RAM/Cache Allocation) -1M-Bit (128K-Byte) L2 Unified Mapped RAM/Cache [C6410] (Flexible RAM/Cache Allocation)
11
Características TMS320C6413
Dd
- Host-Port Interface (HPI) [32-/16-Bit] - Two Multichannel Audio Serial Ports (McASPs) - Two Inter-Integrated Circuit (I2C) Buses - Two Multichannel Buffered Serial Ports - Three 32-Bit General-Purpose Timers - Sixteen General-Purpose I/O (GPIO) Pins -288-Pin Ball Grid Array (BGA) Packages (GTS and ZTS Suffixes), 1.0-mm Ball Pitch
15
Unidad Funcional L
Dd
- Comparaciones en 32/40bit (con y sin signo) - Operaciones aritmeticas en 32/40bit - Dos operaciones aritmericas en 16 bits - Cuatro operaciones aritmericas en 8 bits - Saturacion (32 bits) - Operaciones logicas bit a bit en 32 bits -Mínimo y máximo (8 y 16 bits) -Desplazamientos, swap
16
Unidad Funcional S
Dd
- Operaciones aritmeticas en 32/40bit - Dos operaciones aritmericas saturadas en 16 bits - Cuatro operaciones aritmericas saturadas en 8 bits - Dos comparaciones en 16 bits - Cuatro comparaciones en 8 bits - Operaciones logicas bit a bit en 32 bits -Desplazamientos -Saltos
17
Unidad Funcional M
Dd
- Multiplicaciones de (32 x 32) - Dos multiplicaciones (16 x 16) - Dos multiplicaciones (16 x 16) junto con una suma - Cuatro multiplicaciones (8 x 8) junto con una suma
18
Unidad Funcional D
Dd
- Operaciones sobre direcciones (direccionamiento circular y lineal) - Operaciones logicas bit a bit en 32 bits - Carga de datos
19
Unidad Funcional Resumen
Dd
- M: Multiplicar y acumular - L: Operaciones aritmeticas y logicas - S: Operaciones aritmeticas, saltos y manipulacion de bits - D: Operaciones aritmeticas. Direccionamiento Transferencia de datos.
37
Desarrollo con DSP: Costos - Chip (25 – 100 USD) - Kit (500 – 1000 USD) -JTAG (1200 USD) -Compilador (800 USD) -Capacitación -Tiempo de desarrollo -Material de desarrollos (prototipos)
Page 39
Gracias por su atención