Download - 6. Informe Final
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 1/17
UNIVERSIDAD NACIONAL MAYOR DESAN MARCOS
(Universidad del Perú, DECANA DE AMÉRICA)FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
E.A.P. INGENIERÍA ELECTRÓNICA
Laboratorio de Circuitos Digitales I – Experiencia N°6
CIRCUITOS MULTIPLEXORES Y
DEMULTIPLEXORES
Profesor
Ing. Oscar Casimiro Pariasca
EstudiantesCdigo
E!O"#IL $ONI%"CIO &IC'"&D ()(*++(+,ENDO-" &O"DO #IC/O& ()(*+(01
&",I&E- ,ON/E L2I ()(*++0(
'orario
,artes () – (6 3rs.
Ciudad Universitaria, 18 de junio del 2016
OBJETIVO
1
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 2/17
Analizar, diseñar y construir circuitos lógicos combinacionales tales
como multiplexores, demultiplexores y sus aplicaciones.
MATERIALE ! E"#I$%&
• 'I. TTL& ()L**, ()L*+, ()L*), ()L*, ()L)( o ()L),
()L-/, ()L-0-, ()L-0, ()L-00. ()L-0( 1Esco2a los 3ue 4a
a utilizar5.• 6iodos LE6.• Resistencias R7-+* o8m, 9 :att.•
+ display de ;nodo com<n.• $rotoboard.• Alambre sólido A=> ?o. ++ di@erentes colores o cable #T$.• $elador de alambre, alicate de punta.• uente de Bolta2e '.'. regulada de 0 Boltios.• MultCmetro.
RESUMEN TEÓRICO
L% M#LTI$LED%RE
2
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 3/17
Los multiplexores son circuitos combinacionales con 4arias entradas y
una salida de datos, y est;n dotados de entradas de control capaces
de seleccionar una, y sólo una, de las entradas de datos para permitir
su transmisión desde la
entrada seleccionada a la
salida 3ue es <nica.
La entrada seleccionada
4iene determinada por la combinación de ceros 1*5 y unos 1-5 lógicos
en las entradas de control. La cantidad 3ue necesitaremos ser; igual
a la potencia de + 3ue resulte de analizar el n<mero de entradas. AsC,
por e2emplo, a un multiplexor de entradas le corresponder;n de
control.
$odemos decir 3ue la @unción de un multiplexor consiste enseleccionar una de entre un n<mero de lCneas de entrada y transmitir
el dato de un canal de in@ormación <nico. $or lo tanto, es e3ui4alente
a un conmutador de 4arias entradas y una salida.
6entro de un multiplexor 8ay 3ue destacar
tres tipos de señales& los datos de
entrada, las entradas de
control y la salida
El diseño de un multiplexor se realiza de la misma manera 3ue
cual3uier sistema combinatorio desarrollado 8asta a8ora. Beamos,
como e2emplo, el caso de un multiplexor de cuatro entradas y una
salida 3ue tendr;, seg<n lo dic8o anteriormente, dos entradas de
3
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 4/17
control. Esta tabla de 4erdad dene claramente cómo, dependiendo
de la combinación de las entradas de control, a la salida se transmite
una u otra entrada de las cuatro posibles. AsC&
'%?TR%L E?TRA6A6AT%
ALI6A
A F I* I- I+ I
* * * D D D *
* * - D D D -
* - D * D D *
* - D - D D -
- * D D - D -
- * D D D * *
- - D D D * *
- - D D D - -
i deducimos de esta tabla de 4erdad la expresión booleana 3ue nos
dar; la @unción salida, tendremos la siguiente ecuación&
7 1GAHGFHI*5 1GAHFHI-5 1AHGFHI+5 1AHFHI5
4
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 5/17
'on la 3ue podremos diseñar nuestro circuito lógico.
La estructura de los multiplexores es siempre muy parecida a esta
3ue 8emos descrito, aun3ue a 4eces se añade otra entrada
suplementaria de 4alidación o 8abilitación, denominada JstrobeK o
JenableK 3ue, aplicada a las puertas A?6, produce la presentación de
la salida.
5
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 6/17
L% 6EM#LTI$LED%RE
#na de las aplicaciones m;s
caracterCsticas de los decodicadores
era su trans@ormación en los circuitos
digitales denominados
demultiplexores.
#n demultiplexor consta de una
entrada de datos, 4arias señales de control y las lCneas de salida
El demultiplexor es un circuito destinado a transmitir una señal
binaria a una determinada lCnea, elegida mediante un seleccionador,
de entre las di4ersas lCneas existentes. El dispositi4o mec;nico
e3ui4alente a un demultiplexor ser; un conmutador rotati4o unipolar,
de tantas posiciones como lCneas 3ueramos seleccionar. El
seleccionador determina el ;ngulo de giro del brazo del conmutador.
6
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 7/17
La analogCa mec;nica de un demultiplexor es un selector con una
entrada y 4arias posiciones de salida
#n decodicador se
con4ierte en un
demultiplexor añadindole
una señal m;s a su
circuiterCa interna. i se
aplica esta señal, la salida ser; el complemento de dic8a señal, ya
3ue la salida es * si todas las entradas son -, y aparecer; <nicamente
en la lCnea seleccionada.
e puede aplicar a un demultiplexor una señal de 8abilitación o
enable, conect;ndose en cascada el decodicador con el circuito
compuesto de una puerta A?6 y dos puertas ?%T cuyas entradas son
la señal de 8abilitación y el dato 3ue 3ueremos transmitir.
i la entrada de 8abilitación es *, la salida ser; el complemento del
dato, es decir, 3ue el dato aparecer; en la lCnea con el código
deseado. i la entrada de enable es -, la salida ser; *, se in8iben
los datos en cual3uier lCnea y todas las entradas permanecen en -.
Beamos, de otra manera, en 3u consiste la @unción de un circuito
demultiplexor. Estos son circuitos 3ue realizan una @unción contraria a
la de los multiplexores, es decir, tienen una <nica entrada de datos
3ue, mediante unas entradas de control, se pone en comunicación
7
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 8/17
con una de entre 4arias salidas de datos. La salida concreta
seleccionada depende de la combinación de 4alores lógicos
presentada en las entradas de control.
6e la denición ya se desprende 3ue cual3uier decodicador 3ue
excite sólo una salida entre 4arias, y est pro4isto de entrada de
in8ibición o enable, puede utilizarse como demultiplexor, ya 3ue las
entradas del código se pueden emplear como entradas de control y la
señal de in8ibición como entrada de datos.
$or el contrario, los decodicadores del tipo F'6 a ( segmentos 3ue
dan 4arias de sus salidas para
cada combinación de entrada, no
pueden ser utilizados como
demultiplexores.
En la pr;ctica, no existen circuitos
integrados demultiplexores, sino 3ue se @abrican circuitos
decodicadoresGdemultiplexores, 3ue en realidad son decodicadores
con entrada de in8ibición 1enable o strobe5. En la gura se
muestra la construcción mediante puertas lógicas de un
decodicadorGdemultiplexor de + a ) lCneas.
A continuación, 4eremos el @uncionamiento de un decodicador como
demultiplexor. uponemos 3ue se 8a representado una combinación
de entradas, como por e2emplo - * -, es decir, A GF ', y con ellas se
selecciona la salida n<mero 0. 'uando se ponga - en la entrada de
8
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 9/17
enable se tendr; - en la salida 0, y cuando se ponga * en la señal
de strobe aparecer; * en 0, es decir, 3ue la salida sigue a la entrada
de datos y sta es, precisamente, la @unción del demultiplexor.
$R%'E6IMIE?T%
Implementar experimentalmente el multiplexor de display mostrado.
'on este circuito se pretende 3ue el alumno entienda el signicado de
la multiplexación de un canal de datos. e necesitan utilizar cuatro
multiplexores + a - como los 3ue implementa el ()L-0(. Tambin esnecesario generar una señal cuadrada de * a 0 B 3ue introduciremos
por la entrada de selección de datos >. ?o se debe ol4idar 8abilitar
los integrados de @orma con4eniente&
Indicar a 3ue @recuencia los displays no muestran ning<n tipo
de parpadeo 1@recuencia nominal de traba2o5
9
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 10/17
Indicar el rango de @recuencia m;ximo y mCnimo de
@uncionamiento
'omprobar su @uncionamiento adecuado para 4arias
combinaciones de n<meros en F'6.
10
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 11/17
11
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 12/17
CUESTIONARIO FINAL
-. $resente las simulaciones y comentarios de los circuitos
4ericados en la parte experimental.
La simulación cada uno lo presentamos en 2unto con el in@orme
pre4io.
+. 6ada la @unción de ) 4ariables&
1A, F, ', 65 7 A F A ' 1G65 F' ' 6.
e pide&
a5 6iseñar la @unción utilizando el decodicador ) a -N con salidas
acti4as en ba2o 1()L-0)5
b5 Añadir en cada caso las puertas lógicas adicionales mCnimas
3ue se consideren necesarias.
12
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 13/17
c) 6iseñar la @unción utilizando un multiplexor comercial y puertas
lógicas adicionales.
. Expli3ue el @uncionamiento del circuito multiplexor mostrado en la
gura. $resente la simulación del @uncionamiento con un mux
comercial
e pueden combinar multiplexores entre sC para obtener una
multiplexación de un gran n<mero de entradas.
13
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 14/17
En la gura se muestra un M#D de -Nx- y su e3ui4alente con la
utilización de 0 M#D de )x-. ?ote 3ue los selectores deben
acomodarse para seleccionar la entrada adecuada.
). $resente una aplicación de un multiplexor y de un demultiplexor.
0. La @unción de un multiplexor da lugar a di4ersas aplicaciones.
a. Serializador: 'on4ierte datos desde el @ormato paralelo
al @ormato serie.
b. Tran!ii"n !#l$i%le&ada: #tilizando las mismas lCneas
de conexión, se transmiten di@erentes datos de distinta
procedencia.
c. Realizaci"n de '#ncione l"(ica: #tilizando
in4ersores y conectando a * ó - las entradas seg<n
interese, se consigue diseñar @unciones comple2as, de un
modo m;s compacto 3ue con las tradicionales puertas
lógicas.
A%licacione de lo de!#l$i%le&oreLa trans@erencia de in@ormación es una operación b;sica en
cual3uier sistema digital. Aun3ue los detalles internos del
registro, la @orma en 3ue se transere la in@ormación desde el
14
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 15/17
exterior al registro y cómo sale de ste 8acia el exterior, ser;n
estudiados en su tema correspondiente, consideraremos en
este caso la utilización de multiplexores y demultiplexores en el
proceso de trans@erencia entre registros.Una de la a%licacione e la $ran'erencia de da$o
dede #n re(i$roeg<n el 4alor de la señal de control, se selecciona 3u entrada
pasa a la salida del multiplexor. 'uando se apli3ue el pulso de
trans@erencia al registro, dic8a señal de salida pasa al registro.
15
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 16/17
'%?'L#I%?E
• e pudo obser4ar 3ue la @recuencia mCnima para 3ue de2e
de parpadear es de )* Oz y la @recuencia m;xima es de N**POz.
• Esta pr;ctica nos demostró el @uncionamiento de un
multiplexor el cual permite seleccionar uno de todos los datos
3ue entran y mostrarlo a la salida, esto lo lle4amos a cabo
gracias a la combinación de - y * 3ue controlan nuestro circuito
1'ontroladores5
• La nalidad de los multiplexores es con4ertir 4arias
entradas en una sola salida, dic8a salida toma como respuesta
a3uel 4alor de entrada de selección de datos. Las entradas de
in@ormación se enumeran en orden decimal desde * 8asta el
4alor del n<mero de entradas existentes. Este se encarga en
seleccionar los datos de la salida dependiendo de las
condiciones 3ue posea el circuito.
•
16
7/25/2019 6. Informe Final
http://slidepdf.com/reader/full/6-informe-final 17/17
FIFLI%>RAQA
• 8ttps&GGes.:iPipedia.orgG:iPiGMultiplexor• 8ttp&GGeducati4a.catedu.esG))(**-N0GaulaGarc8i4osGrepositorioG)(0
*G)/+G8tmlG)multiplexores.8tml• 8ttp&GG:::.angelre.comGal+G'omunicacionesGLaboratorioGmultiple.
8tml
17