distribucion de datos y logica secuencial · pdf fileen las familias lógicas stl y i~...

DISTRIBUCION DE DATOS Y LOGICA SECUENCIAL

j i '

, , i Capítulo -;u

SELECClON Y DISTR IBUCION DE DATOS MULTIPLEXORES

OEMULTIPLEXORES CONVERSORES

MULTIPLEXORES Selectores de Datos

Un equipo estéreo moderno para el hogar, puede tener un interruptor que selecciona la música de una de las cuatro fuentes que tiene: casetera, disco compacto, tornamesa y un receptor de radio. El interruptor selecciona las señales electrónicas de una de estas cuatro fuentes y la envía al

veces se conocen como entradas de dirección. La figura 1.1 muestra el diagrama básico de un multiplexor (MUX). En este diagrama las entradas y salidas se trazan como flechas anchas en lugar de líneas; lo que indica que éstas pueden ser una o más lineas de señales.

El multiplexor actúa como un interruptor de posiciones múltiples con- trolado digitalmente, donde el códi- go digital que se aplica a las entradas

amplificador de potencia y a las bocinas. En términos sencillos, eso es lo que hace un multiplexor, selecciona una de las diversas señales de entrada y las pasa a una salida.

La dirección deseada de los datos de entrada hacia la salida es controlada por entradas de selección, que algunas

Diagrama básico para un multiplexor

I

Figura 1.1 Entradas de selección

Salida z

Curso práctico de ELECTRONICA D l G l T A L ",,, , . " , .. " ,,

de selección, controla que las entradas de datos sean trasladadas hacia la salida. Por ejemplo, la salida Z será igual a la entrada de datos IO de algún

código de entrada de selección determinada; Z será igual a I1 para otro

código de entrada de selección espe- cífico, y así sucesivamente. Dicho de otra manera, un multiplexor selecciona una de "n" fuentes de datos de entrada y transmite los datos seleccionados a sólo un canal de salida. A es- to se le llama multiplexaje.

MultEplexor básico de dos entradas La figura 1.2 muestra el circuito

lógico de un multiplexor de dos entradas, IO y 1 1 y una entrada de selec-

ción S. El nivel lógico que se aplica a la entrada S determina cuál compuerta AND se habilita, de manera que su entrada de datos atraviesa la compuerta OR hacia la salida 2.

Viendo esto desde otro punto de vista, la expresión Booleana de la salida es:

Multiplexor de dos entradas Figura 1.2

' 1 Entradas de datos

'O

1 Entrada de seleccibn

Con S = O, esta expresión se convierte en:

= 10- 1 + 1 1 -0 (compuerta 2 habilitada)

Lo cual indica que Z será idéntica a la señal de entrada 10, que puede ser

un nivel lógico fijo, o bien, una señal lógica que varía con el tiempo. Con S = 1, la expresión se transforma en:

= 10-0 + I1 1 (compuerta 1 habilitada)

Lo cual muestra que la salida Z se- rá idéntica a la señal de entrada 11.

U n ejemplo de donde se emplea este MVX de dos entradas, es el sistema de una computadora en el que se utilizan dos señales diferentes de reloj maestro: una señal de reloj de alta velocidad (1 FOMHz para algunos programas) y una de baja velocidad o lenta (130MHz para otros). Con el circuito de la $gum 7.29, la señal de reloj de 1 3OMHz se co- nectaría a 10, y la de l YOMHz a 11; una señal de la sección de lógica de control de la computado ya, excitaría la entrndn SE- LECCIONpara controlar la señal de reloj que aparece en la salida 2, y así en- viarla a los circuitos de la computadora.

Mu ltiplexor de cuatro entradas Se puede aplicar la misma idea bá-

sica para formar el multiplexor de cuatro entradas que se muestra en la figura 1.3.

Aquí hay cuatro entradas que se transmiten en forma selectiva a la salida con base en las cuatro combinaciones posibles de las entradas de selección S1

y So. Cada entrada de

datos se accede con una combinación diferente de niveles de entrada de selección.

Figura 1.3

En las familias lógicas S T L y I~ Se capmra con sl ' y so1, de ma- CMOS, se disponen regularmente de

multiplexores de dos, cuatro, ocho y nera que IO pasará a través de su com-

dieciséis entradas. puerta AND hacia la salida Z sólo ptos CI básicos pueden ser com-

S 1 = O Y = O. La tabla indi- binados para el multiplexaje (multi- cada muestra las salidas de otros tres plexado) de un gran número de en-

-

códigos de selección de entrada. tradas.

Figura 1.4

Curso práctico de ELECTRONICA DlGlTAL

Tabla 1.1

Multipdexor de ocho entradas

Símbolo lógico del 74151

MUX de 8 entradas

so 741 51

Figura 1.5 Y z

y el símbolo lógico 741 5 1 se muestra en la figura 1.5.

Multiplexor cuádr-uple de dos entradas 741 S7/LSlY7/HCl57

La figura 1.4 muestra el diagrama Este es un CI muy útil que contie- lógico del multiplexor de ocho entra- ne cuatro multiplexores de dos entradas 7415 1 (74LS151, 74HC151). Éste das (figura 1.6). tiene una entrada de habilitación E' , y ofrece salidas normales e invertidas. Cuando E' = O, las entradas de selec- ción S*, SI y So ele-

girán una entrada de datos (desde IO

hasta 17), para pasar

hacia la salida 2. Cuando E ' = 1, el

multiplexor es deshabilitado, de manera que Z = O, independientemente del código de entrada de selección. Es- ta operación se resume en la tabla 1.1,

Figura 1.6

6. DlST DATOS Y LOGICA SECUENCIAL - e"">- ----m..

--

Observe la forma en que se marcan las entradas y salidas de datos. Figura 1.7

Demultiplexor general

o 0

DEMULTIPLEXORES Entrada de 01

datos Distribuidores de datos

Un multiplexor toma varias entradas y transmite una de ellas a la sali- 0,-1

da. Un demultiplexor efectúa la ope- ración contraria; toma una sola entrada y la distribuye en varias salidas. de selección

La figura 1.7 muestra el diagrama general de un demultiplexor (DE- te de datos de entrada y la distribuye MUX). Las flechas grandes que co- selectivamente a uno de "n" canales rresponden a entradas y salidas puede salida, igual que un interruptor de den representar una o más líneas. El posiciones múltiples. código de entrada de selección deter- La figura 1.8 muestra el diagrama mina hacia qué salida se transmitirá la lógico de un multiplexor que distri- entrada de DATOS. En otras pala- buye una línea de entrada a ocho 1í- bras, el demultiplexor toma una fuen- neas de salida. La única línea de en-

S2 S1 SO 07 O6 05 04 03 O2 01 O

0 0 0 0 0 0 0 0 0 0 1

o 0 1 0 0 0 0 0 0 1 O

0 1 0 0 0 0 0 0 1 0 0

o 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0

1 0 1 O 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0

1 1 1 1 0 0 0 0 0 0 0

Demultiplexor en circuito integrado I l

Código de

selección

Figura 1.9

- 00 .o7 Lógico 1

Formas de onda para Ap A1 Ag = 000

trada de datos 1, se conecta a las ocho compuertas AND, pero sólo una de estas compuertas será habilitada por las líneas de entrada de selección. Por ejemplo, con S2, S1 y So = 000 sola-

mente la compuerta AND O será habilitada, y la entrada de datos 1 apare- cerá en la salida 00. Otros códigos de selección ocasionan que la entrada 1 llegue a las otras salidas. La tabla de verdad resume la operación del circuito.

El circuito del multiplexor de la figura 1.9, es muy similar a un circuito decodificador de 3 a 8 líneas (vea la figura 3.16 del fascículo S), excepto que se ha agregado una cuarta entrada (I) a cada compuerta.

Anteriormente señalamos que muchos decodificadores en circuito integrado tienen una entrada de habilita- ción, que es una entrada extra que se añade a las compuertas del decodificador. Este tipo de C1 decodificador puede usarse, por tanto, como demultiplexor con las entradas de códi- go binario. Por ejemplo, A2, Al, A.

en la figura 3.17 del fascículo 5, que sirven como las entradas de selección; y la entrada de habilitación que sirve como la entrada de datos 1. Por esta razón, los fabricantes de CI, a menudo llaman a este dispositivo decodificador/demultiplexor, pues se puede usar para desempeñar una u otra fun- ción.

Anteriormente vimos la forma en que se utiliza el 74LS 1 3 8 como decodificador 1 de 8. La figura 1.9 muestra cómo puede emplearse para que funcione como demultiplexor. La entrada de habilitación E l ' se usa como la entrada de datos 1, en tanto que las otras dos entradas de habilitación se mantienen en sus estados activos. Las entradas A2, Al, A. sirven como có-

digo de selección. Para ilustrar la operación, supongamos que las entradas de selección son 000.

Con este código de entrada, la úni- ca salida que puede activarse es OO', mientras que todas las otras salidas estarán en ALTO, 00' pasará a BAJO sólo si El ' cambia a BAJO y será AL-

Fascículo 6. DlSTRlBUClON DE DATOS Y LOGICA SECU --* - "-.'

T O si El ' cambia a ALTO. Dicho de

otra manera, 00' seguirá la señal en El ' (la entrada de datos 1 ) mientras

todas las otras salidas permanecen en ALTO. En forma análoga, un ciclo de selección diferente aplicado a A2, Al

y A. ocasionará que la salida corres-

pondiente siga la entrada de datos 1. La misma figura 1.9 muestra las

formas de ondas comunes para el caso donde A2, Al y Ag sean igual a 000

selecciona la salida 00'. Para este caso, la señal de datos aplicada en El' es

transmitida hacia OO', mientras que las demás salidas permanecen en su estado inactivo.

Para darnos cuenta de la utilidad que puede llegar a tener estos circuitos, consideremos el caso de un sistema de vigilancia y seguridad para una

planta industrial donde debe vigilarse el estado abierto/cerrado de muchas puertas de acceso. Cada puerta controla el estado de un interruptor, siendo, además, necesario presentar de manera visual el estado de cada uno sobre varios LED que están montados en un panel de vigilancia remoto, que se encuentra en la esta- ción del guardia de seguridad.

Una manera de lograr esto, sería tender un cable de señal, desde el interruptor de cada puerta hasta el LED que se encuentra en el panel. Esto requeriría tender muchos alambres a través de grandes dfstancias. Una mejor solución que, además, reduce la cantidad de alambres que van hacia el panel central, es utilizar una combinación multiplexor/demultiplexor.

La figura 1.10 muestra un sistema

Puerta O n Puerta 6 O Puerta 7 n

74HC151

MUX

74L5138

DEMUX

Reloj Figura 1.1 0

que puede manejar ocho puertas, pero la idea básica puede extenderse a cualquier número de éstas.

presenta al 80, y el grupo de 4 bits a la derecha representa al 7. Esto es, el grupo de la izquierda tiene un peso

CONVERSORES DE CODIGO

En esta sección examinaremos algunos métodos del uso de circuitos lógicos combinacionales para convertir de un código a otro.

Convemión de BCD a binario Un método de conversión de BCD

a código binario utiliza circuitos sumadores. Este proceso de conversión básica se lleva a cabo de la siguiente manera:

El valor o peso de cada bit en el nú- mero BCD se representa mediante un número binario.

Se suman todas las representaciones binarias de los pesos de los bits que son 1 en el número BCD.

El resultado de esta suma es el equivalente binario del número BCD

Los números binarios que representan a los pesos de los bits BCD, se suman para producir el número binario total

Examinaremos un código BCD de 8 bits (uno que represente a un nú- mero decimal de 2 dígitos) para entender la relación entre binario y BCD. Por ejemplo, ya sabemos que el decimal 87 puede expresarse en BCD como 1000 O1 11

El grupo de 4 bits a la izquierda re-

de 10 y el de la derecha tiene un peso de 1. Dentro de cada grupo, el peso binario de cada bit es como sigue:

El equivalente binario de cada bit BCD, es un número binario que representa al peso de ese bit dentro del numero BCD total. Esta representación se da en la figura 1.11.

Si las representaciones binarias para los pesos de todos los 1 en el nú- mero BCD se suman, el resultado es el número binario que corresponde al número BCD.

Con este procedimiento básico en mente, determinemos cómo puede ejecutarse el proceso con circuitos ló- gicos. Una vez determinada la repre- sentación binaria para cada 1 en el número BCD, pueden usarse los circuitos sumadores para sumar los 1's en cada columna de la representación binaria. Los 1's ocurren en una columna dada sólo cuando el bit BCD correspondiente es un l. La ocurrencia de un 1 BCD puede, por lo tanto, usarse para generar el 1 binario apro- piado en la columna apropiada de la estructura del sumador. Para manejar un código BCD de dos dígitos decimales (dos décadas), se requieren ocho líneas de entrada BCD y siete salidas binarias. (Se necesitan siete

Digito de decenas BCD Digito de unidades

BCD

Salida binaria de 7 Bits Figura 1.1 1

y no hay posibilidad de un acarreo de entrada, de manera que es siifi- ciente una conexión directa desde el bit A. de

la entrada BCD, a la salida binaria menos significativa. En la columna "2" de la a repre-, sentación binaria, la posible ocurrencia de dos 1 puede aco~nodar- se sumando el bit Al y el bit BO del número BCD. En la columna "4" de la representa- ción binaria, la posible aparición de dos 1 se maneja sumando el bit AZ y el bit B 1 del nú-

mero BCD. En la co- bits binarios para representar núme- lumna "8" de la representación bina- ros hasta el 99). ria, la posibilidad de los tres 1s se ma-

Si observamos la figura l. 12, nota- neja sumando a los bits A3, Bo y B2 remos que la columna " 1" (LSB) de la del número BCD. En la columna representación binaria tiene sólo un 1 " 16", se suman los bits B y B 3 .

Figura 1.1 2

Dígito de

unidades

Digito de 2 bits decenas

Binario

Binario

Conversor BCD a binario de 6 bits 74181

Conversor de binario a BCD de 6 bits 74185

(1) - Al ) Unidades

En la columna " 3 2 ", só- lo es posible un 1, de manera que se suma el bit B2 al acarreo de la columna I t 16". En la columna "64", sólo puede ocurrir un 1, de manera que se suma el bit B3 al acarreo de la co-

z

Figura 1.13 Suma de 2 bits Suma de 3 bits

lumna "32". En la figura 1.11 se muestra un método para habilitar estos requerimientos con sumadores de cuatro bits.

GENERADORES Y CHECADORES DE PARIDAD

En muchos casos pueden ocurrir errores mientras se transfieren datos digitales de un punto a otro dentro de un sistema digital, o mientras los datos se transmiten de un sistema a otro. Los errores se convierten en cambios no deseados en los bits que forman la información codificada; es- to es, un 1 puede cambiar a O ó de O a 1, debido a fallas de los componentes o ruido eléctrico. En la mayoría de los sistemas digitales, la posibilidad de que ocurra un error de incluso un sólo bit es muy pequeña, y la posibilidad de que ocurra más de uno, es

todavía menor. Aún así, cuando ocurre un error que no se ha detectado, puede ocasionar serios problemas en un sistema digital.

El método de paridad de detección de errores agrega un bit de paridad a un grupo de bits de información para hacer el número total de 1s par o impar (dependiendo del sistema).

Lógica de paridad Para revisar o generar la paridad

apropiada en un código dado, puede usarse un principio básico:

La suma (sin tomar en cuenta aca- rreos) de un número par de 1 es siempre 0, y la suma de un número impar de 1 es siempre 1.

Por lo tanto, para determinar si un dato es par o impar, se suman todos sus bits.

Como recordará, se puede generar la suma de dos bits mediante una compuerta OR exclusiva. La suma de tres bits puede formarse mediante dos compuertas OR exclusivas conectadas como se muestra en la figura 1.13 , y así sucesivamente.

'-CIR~UITOS SECUENCIALES CIRCUITOS SINCRONOS Y ASINCRONOS FtlP-FtOPS TEMPOR IZADORES

LOS CIRCUITOS SECUENCIALES

Los circuitos lógicos que hemos estudiado hasta el momento son de tipo combinacional, es decir, aquellos que, dependiendo de una entrada determinada, entregan a su salida una combinación específica que se mantiene sólo mientras la señal de entrada está presente.

Los circuitos combinacionales re- suelven una amplia gama de problemas en los que sólo basta contemplar los estados presentes para producir una o varias salidas. Sin embargo, cuando se emplean en aplicaciones complejas, por ejemplo donde se requiere considerar los estados anteriores a los presentes para generar una o varias salidas, son necesarios dispositivos de memoria para determinar el estado siguiente de salida.

En estos caso lo mejor es recurrir

al uso de los circuitos lógicos secuenciales, que no son más que una com- binación de un circuito combinacional y circuitos de memoria. En estos circuitos, a diferencia de los combinacionales, las señales de salida de- penden del estado del dispositivo de memoria y de las entradas presentes.

En la figura 2.1 se muestra un diagrama a bloques de un circuito secuencial; note que consiste de un circuito combinacional al cual se le conectan dispositivos de memoria para formar un camino de retroalimenta-

Diagrama a bloques de un circuito secuencia1

Figura 2.1

ráctico de ELECTRONICA DlGlTAL

ción. Dichos dispositivos almacenan la información binaria, la cual, tras un tiempo determinado, define el estado de salida del circuito secuencial, mismo que recibe la información binaria de las entradas externas. Junto con el estado presente de los dispositivos de memoria, estas entradas determinan el valor binario en las terminales de salida, así como el cambio de estado de los dispositivos de memoria.

También se puede observar que las salidas externas de un circuito secuencial se colocan en función de las entradas externas y de los dispositivos de memoria. A su vez, el estado siguiente de los dispositivos se coloca en función de las entradas externas y del estado presente de las salidas del circuito. Es por ello que un circuito secuencial se analiza mediante una tabla de verdad en la que se representa una secuencia de las entradas, los estados internos y las salidas.

CIRCUITOS SÍNCRONOS Y AS~NCRONOS

Hay dos tipos de circuitos secuenciales: síncronos (sincrónicos) y asín- cronos (asincrónicos). Los circuitos secuenciales síncronos son aquellos cuyo comportamiento puede especi- ficarse en una tabla para cada momento dado de tiempo, y dado que los momentos se definen a través de una señal de frecuencia fija, entonces cada evento sucede durante un pulso

de esta señal. En cambio, el comportamiento de los circuitos lógicos secuenciales asíncronos, está definido por el orden en el que cambian las se- ñales de entrada y puedan ser afecta- das en cualquier instante dado de tiempo.

Los dispositivos de memoria utilizados comúnmente en los circuitos secuenciales son mecanismos retar- dadores de tiempo, su capacidad de almacenamiento se debe a que la se- ñal tarda cierto tiempo para propa- garse a través de un dispositivo lógi- co. En la práctica, el retardo dentro de una compuerta lógica es de una duración suficiente como para producir un efecto cíclico de memoria.

Por otra parte, los asíncronos presentan muchas dificultades para el di- señador, entre ellas el problema de inestabilidad debido a la retroalimen- tación entre las compuertas lógicas que lo forman, ya que nunca se sabe en qué momento llegarán las señales de varios puntos al mismo tiempo, ni qué efecto tendrán éstas sobre el resultado en las salidas. Por esta razón su uso no es muy común, en compa- ración con los sistemas síncronos.

Circuito temporizado En un sistema secuencial síncrono

se usan amplitudes fijas tales como niveles de voltaje para las señales binarias y la sincronización de los procesos se logra mediante dispositivos de tiempo. Por ejemplo, un circuito llamado generador maestro de tiempo (reloj), genera un tren de pulsos, en donde cada pulso tiene un período

y frecuencia fijos y todos los eventos se realizan só- lo cuando aparece alguno de estos pulsos.

Los pulsos de reloj se distribuyen a través de todo el sistema digital, de modo que los elementos de memoria sólo son afec- tados por las señales externas cuando se presenta un pulso de sincroniza- ción. Generalmente, los pulsos de sincronización se aplican a los circuitos mediante una compuerta AND, es decir, que las se- ñales externas y los pulsos de sincronización afecta-

Circuito básico de un Flip-Flop utilizando compuertas NOR

Tabla de verdad

Estado anterior

Estado indeterminado

X S1

Figura 2.2

Circuito básico de un Flip-Flop utilizando compuertas NAND

o .I X Tabla de verdad

a cero)

Estado indeterminado

- X Estado

(puesta anterior a uno)

Figura 2.3

rán al circuito cuando ambas señales estén presentes. A los circuitos secuenciales síncronos que sólo cambian el estado de un dispositivo de memoria cuando está presente un pulso de reloj, se les denomina circuitos temporizados.

CIRCUITOS BASCULANTES O FLIP-FLOPS

Los elementos de memoria que se utilizan en los circuitos secuenciales temporizados se llaman flip-flops; estos dispositivos son celdas binarias capaces de almacenar un bit de infor- mación; tienen dos entradas, una para el valor normal y otra para el valor complemento del bit almacenado en

él. Hay muchas formas de almacenar el bit dentro del flip-flop, de ahí que haya una gran variedad de ellos.

Flip-Pop básico Un flip-flop puede construirse uti-

lizando dos compuertas NAND o dos compuertas NOR, pero a partir de un circuito básico se pueden construir circuitos de este tipo con mayor complejidad. En las figuras 2.2 y 2.3 se muestran los circuitos básicos para formar un flip-flop utilizando compuertas NAND y NOR. La conexión de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra, forma un camino de re- troalimentación. Por esta razón, estos circuitos básicos se consideran circuitos secuenciales asíncronos. Al flip- flop que tiene dos salidas indicadas como X y X' , y dos entradas indica-

-- - - Curso práctico de ELECTRONICA DlGlTAL "--

das como S (Set = poner) y R (Reset = reponer), se le conoce como flip- flop RS o Latch RS.

Veamos un ejemplo tomando como base la figura 2.2; para iniciar, supongamos que la entrada S está en 1 y que la entrada R está en O. Como la compuerta B tiene una entrada de 1, su salida X' (X negada) debe ser O, lo cual coloca a ambas entradas de la compuerta A en O, provocando que la salida X sea de 1. Cuando la entrada S es puesta a O, entonces las salidas permanecen sin cambio, ya que la salida X permanece en estado l , dejando la entrada de la compuerta B en l. Esto causa que la salida X' permanezca en O, y por consecuencia, que ambas entradas de la compuerta A sigan en O y la salida X será 1. Sin embargo, si aplicáramos un 1 en la entrada R, la salida X cambiaría a O y también la salida X' cambiaría a 1.

Entonces, podemos decir que un flip-flop tiene dos entradas para controlar el estado de salida, y que siempre las salidas son complementarias entre sí

Si X = O entonces X' = 1 Si X = 1 entonces X' = O

Ahora bien, cuando se aplica un 1 a las dos entradas del flip-flop, las dos salidas (X y X') se ponen en O, esta condición viola el hecho de que las salidas X y X' son complementarias entre sí. El estado resultante de esta condición es indeterminado, por eso se indica en la tabla de verdad con una letra X, además, por esta razón,

los diseñadores se aseguran de nunca aplicar dos 1 a ambas entradas de un flip-flop al mismo tiempo.

Ahora vemos un ejemplo utilizando el diseño del circuito de la figura 2.3 El circuito flip-flop básico opera con ambas entradas, normalmente en 1, a no ser que el estado del flip-flop tenga que cambiarse, es decir, que trabaje con lógica negativa. La aplicación de un O momentáneo a la entrada S, causará que X cambie a 1 y X' a O, haciendo que el flip-flop de estado O a 1. Después de que la entrada S vuelva a 1, si se aplica un O momentáneo en la entrada R, esto causará la transición al estado de reset o borrado.

Nota: En ocasiones empleamos la nota-

ción X' para señalar la salida negada de X y en otras ocasiones utilizamos la simbología X para dicho propósito, esto es porque suelen emplearse ambas formas para señalar la misma variable de entrada o salida.

FZip-flop RS temporizado El circuito flip-flop básico es un

circuito secuencia1 asíncrono. Agre- gando compuertas a las entradas del circuito básico, puede hacerse que el flip-flop sólo responda a los niveles de entrada durante los estados AL- T O S de los pulsos del reloj (CP). El flip-flop RS temporizado mostrado en la figura 2.4 consiste en un flip- flop básico NOR y dos compuertas AND.

Las salidas de dos compuertas AND permanecen en O, mientras el

Circuito básico de un FlipFlop RS temporizado Figura 2.4

Nota: Durante los estados indicados con (-) las salidas se mantienen sin cambio, conservando el dato anterior. Durante los estados indicados con XX no se sabe cual será el resultado de salida, por lo tanto no se deben usar. Las salidas sólo cambian si CP=1

pulso del reloj sea 0, independientemente de los valores de las terminales de entrada S y R. Cuando el pulso del reloj vaya a 1, la información de las entradas S y R llega al flip-flop bási- co. El estado de puesta a 1 se logra cuando S es 1, R es O y C P es l. Para cambiar al estado de puesta a O, las entradas deben ser S en O, R en 1 y C P enl. Con la entrada S en 1 y R en 1, la ocurrencia de los pulsos de reloj causará que ambas salidas vayan mo- mentáneamente a O. Cuando se quite el pulso, el estado de salida del flip- flop será indeterminado, pues depen- derá si la entrada de puesta a 1 o la de puesta a O del flip-flop básico, permanezca mayor tiempo antes de la tran- sición a O al final del pulso.

E n la tabla de verdad se resume la operación del fl+-flop en forma de tabu- lado. X e s el estado binario del&-flop en un tiempo dado (refiriéndose al estado presente), las columnas S y R dan los valores posibles de las entradas.

El símbolo esquemático del flip- flop RS temporizado se muestra en la figura 2 .S; observe que tiene tres entradas: S, R y CP. Algunas veces la entrada C P no se escribe dentro del recuadro debido a que se reconoce fácilmente por un pequeño triángulo.

Símbolo esquemático del Flip-Flop RS temporizado

Figura 2.5

El triángulo es un símbolo para el in- dicador dinámico y denota que el flip-flop responde a una transición del reloj de entrada, o al flanco de subida de una señal de un nivel BAJO a un nivel ALTO.

Las salidas del flip-flop se marcan con X y X' dentro del recuadro, aunque se pueden utilizar literales distintas. El estado del flip-flop se determina por el valor de su salida normal X. Si se desea obtener el complemento de la salida normal, no es necesario usar un inversor, ya que el valor com- plementado se obtiene directamente de la salida X'.

Flip-Jtop tipo D El flip-flop D, mostrado en la figu-

ra 2.6, es una modificación del flip- flop RS sincronizado. Las compuertas NAND A y B, forman el flip-flop

Figura 2.6 Circuito lógico para un Flip-Flop tipo D

D Tabla de verdad

. . . Para estos i 1 estados se

CP .........

mantiene el valor animulado en el Flip-Flop

........... X

básico y las compuertas C y D, las modifican para conformar el flip-flop RS temporizado. La entrada D va directamente a la entrada RS y su complemento se aplica a la entrada R, a través de la compuerta E. Mientras que el pulso de reloj de entrada sea O, las compuertas C y D presentarán 1 en sus salidas, independientemente del valor de las otras entradas. Esto cumple con el requisito de que las dos entradas del flip-flop básico NAND permanezcan inicialmente en el nivel de 1.

La entrada D se comprueba durante el pulso de reloj. Si es 1, la salida de la compuerta C va a O, cambiando el flip-flop al estado de puesta a 1 (a no ser que ya esté en esa condición). Si el pulso de reloj es O, la salida de la compuerta D va a O, cambiando el flip-flop al estado de borrado.

El m-flop tipo D recibe su nombre por la habilidad de tranmitir "datos" a otro fiip-flop. Es básicamente un j?@-flop RS con un inversor en la entrada R; es decir, lo que se ponga en la entrada del flip-flop D, s e d lo que se obtenga a la salida.

...........V..... . ...... .... Curso práctico de ELECTRONICA D l G l T A L ......... --m.-.---. .........-m.-.- """ "-.~ "-

Si D = 1 entonces la salida X = 1 Si D = O entonces la salida X = O

El inversor agregado reduce el nú- mero de entradas de dos a uno. Este tipo de flip-flop se llama, algunas veces, bloqueador D con compuertas o flip-flop de bloqueo. A la entrada C P se le da a menudo la designación variable C, para indicar que esta entrada habilita el flip-flop de bloqueo para que los datos entren al mismo.

El símbolo esquemático para este circuito se muestra en la figura 2.7. La versión comercial del flip-flop tipo D se expende con la matrícula 74LS74A, la asignación de terminales, símbolo lógico y diagrama interno esquemático para este circuito integrado se muestran en la figura 2.8. Observe que el circuito cuenta con dos entradas adicionales; las cuales, controlan la puesta a 1 y a O para cada

Símbolo esquemático D X - para un Flip-Flop tipo D

Figura 2.7 - i ? c J -

Asignación de terminales para el circuito 74LS74A Figura 2.8

"CC = PIN 14 GND = PIN 7

Símbolo Iógico

Diagrama lógico para cada Flip-Fiop

Flip-Flop tipo "D"

Set

Borrar

Reloj

Tabla de verdad para el CI 74LS74A

1 Entradas / Salidas 1 Modo de operación

p..p-- . -p. -. p. .

SET 1 0 1 1 1 - 1 1 1 0 1

RESET

Carga 1 (SET)

Carga O (RESET)

Tabla 2.1

flip-flop. Note que la salida X' se indica reiteradamente dentro del diagrama, mediante una burbuja tipo NOT Aunque la circuitería interna parece más compleja, en realidad, es la forma simplificada para este circuito.

En la tabla 2.1 se muestran las condiciones de operación para el circuito 74LS74A. Como se puede observar, un 1 en la terminal CD' y un O en la terminal SD', obliga al flip-flop a po- nerse en 1 independientemente del pulso de reloj y de la entrada D, a este estado se le conoce como SET.

El estado RESET, sucede cuando

se aplica un O a la terminal CD' y un 1 en la terminal SD', independientemente del pulso de reloj. Un estado indeterminado ocurre cuando las entradas CD' y SD' están puestas en O, ya que durante el estado de puesta a O ambas salidas estarán en 1, pero una vez que alguna de las dos entradas cambia, entonces es impredecible cuál será el estado final de la salida X.

Finalmente, el modo carga 1 (SET) síncrono se presenta cuando en la entrada D existe un 1 y las entradas SD' y CD' están también en 1; así, cuando se suceda el pulso de reloj, la salida X aparecerá igual a 1. En el estado de carga O (Reset), se sucede cuando las entradas CD' y SD' se encuentran ambas puestas a 1, y la entrada D está a 0, entonces, al presentarse el pulso de reloj, la salida X automáticamente se pondrá a O.

F1Zp-flops D del 74LS73 En la serie 74 de TTL hay una

gran variedad de modelos de flip-

Figura 2.9

Vcc = PIN 20 GND = PIN 10

flops, de ellos incluimos una versión adicional del tipo D. El circuito 74LS3 73, (figura 2.9), incluye ocho flip-flops dentro del mismo empa- que, cada uno con una entrada D independiente y con una salida O independiente.

Todos los flip-flops se temporizan mediante la entrada LE, adicionalmente, para todos, la salida dispone de una función llamada tercer estado, la que al activarse pone las salidas en estado de alta impedancia.

Una analogía de esto sería como si se desconectaran físicamente las terminales de salida del circuito subse- cuente y así controlar que el circuito

integrado muestre sus datos o no. A este circuito integrado se le conoce con el nombre de Latch y es utilizado para almacenar de manera temporal 8 bi ts.

FZip-flop J K Un flip-flop JK es una versión me-

jorada del flip-flop RS, ya que el estado indeterminado del tipo RS queda solucionado al definirse en el tipo JK. Las entradas J y K se comportan como las entradas S y R respectivamente, para poner a 1 ó O al flip-flop. (En este tipo de circuito, la letra J se usa para la entrada de puesta a 1 y la letra K para la entrada de puesta a O).

Circuito lógico para un Flip-Flop JK Figura 2.10

Tabla de verdad característica

Se mantiene t-- sin cambio

Se invierte el contenido

Nota: ' es igual a cualquier valor

Cuando ambas entradas se aplican a J y K simultáneamente, el flip-flop cambia a su estado de complemento.

En el diagrama de la figura 2.10, la salida X se aplica con K y CP a una compuerta AND, de tal manera que el flip-flop se pone a O"(c1ear) durante un pulso de reloj; esto únicamente cuando X previamente fuera 1. De manera similar, la salida X' se aplica con J y una compuerta AND, por lo que el flip-flop se pone a 1 con un pulso de reloj, sólo si X' previamente estaba en 1.

Como podrá observar en la tabla de verdad, el flip-flop JK se comporta como un flip-flop RS excepto cuando J y K son 1.

Cuando J y K son 1, el pulso de reloj se trasmite a través de una compuerta AND, pero solamente en

caso, el estado de salida del flip-flop se complementa. El símbolo esque- mático para el flip-flop JK se muestra en la figura 2.1 1.

Es importante mencionar que debido a la conexión de retroalimenta- ción del flip-flop JK, la señal CP que permanece en 1 (mientras J y K están en 1) causará transiciones repetidas y continuas de las salidas, aun después de que éstas hayan sido complemen- tadas. Para evitar esta operación in- deseable, los pulsos de reloj deben tener un tiempo de duración menor que la demora de propagación a tra- vés del flip-flop. Esta es una restric- ción, ya que la operación del circuito depende del ancho de los pulsos. La restricción del ancho del pulso puede ser eliminada con un maestro/esclavo o una construcción activada por el

aquella cuya entrada se conecta a la flanco. salida del flip-flop y que sea igual a 1. Así, si X es 1, la salida de la compuerta AND superior se convertirá en 1 una vez se aplique un pulso de reloj y el flip-flop se ponga a O.

Pero, si X' esta en 1, la salida de la compuerta AND se convierte en 1 y el flip-flop se pone a 1. En cualquier

Símbolo esquemático para un Flip-Flop tipo JK t -IK x

Figura 2.1 1

Símbolo lógico CLOCK (CP) Diagrama I

Clock (CP) Tabla de verdad

Entradas Salidas - Modo de operacion

Reinicio (Borrador) O - Inversión 1

Carga "O" (Reset) 1 0 1 0 1

Carga "1 " (SET) 1 1 0 1 0

Guarda (Hold) 1 0 O Q á

l 3 7 13 lo 1 - ]:19 8

c D

VCC = PIN 4 GND =PIN 11 6

Figura 2.1 2

El contenido del Flip-Flop se invierte

En la figura 2.12A se muestra la versión comercial de un circuito flip-flop JK, que se fabrica con la matrí- cula 74LS73. Dentro del circuito integrado

1 O Símbolo esquemático O Diagrama lógico equivalente Figura 2.13

I - .

para un Fli&Flop tipo "T"

Tabla de verdad

encontramos dos flip-flops, en la misma figura se indica la asignación de terminales, el diagrama lógico equivalente, su tabla de verdad caracterís- tica, así como los tipos de encapsulado disponibles para este circuito.

Flip-flap T El flip-flop T es la versión de una

entrada del flip-flop JK (figura 2.13). El flip-flop T se obtiene de un tipo

JK al cual se le unen las dos entradas. El nombre T se deriva de la capacidad del flip-flop de variar (toggle) o cambiar de estado. Y es que, sin importar el estado presente del flip- flop, éste asume el estado de complemento cuando ocurre el pulso de reloj, mientras que la entrada T esté en lógica positiva. El símbolo esquemá- tico, del flip-flop T se muestran en la figura 2.13A.

DISPARO DE UN FLIP-FLOP

El estado de un flip-flop varía debido a un cambio momentáneo en las señales de entrada y de reloj. A este cambio se le llama disparo (trigger por su expresión del inglés) y a 1a transición que lo causa se le dice que dispara ,el flip-flop.

Los flip-flops asíncronos requieren un disparo de entrada definido por un cambio de nivel de señal. Este nivel debe regresarse a un valor inicial (O en el flip-flop de compuertas NOR y 1 en el flip-flop de compuertas NAND) antes de aplicarle el segundo disparo. Los flip-flops temporizados se disparan por medio de pulsos. Un pulso comienza a partir de su valor inicial de O, luego adquiere por un momento el valor de 1 y después de un corto periodo, regresa a su valor inicial de O. El intervalo de tiempo que ocurre desde la aplicación del pulso hasta que ocurra la transición de salida, es un factor crítico.

Como pudo observar en el diagrama de la figura 2.1, un circuito secuencial tiene un camino de retroali- mentación entre el circuito combinacional y los dispositivos de memoria. Este camino puede producir inestabilidad si las salidas de los flip-flops cambian, mientras que las salidas del circuito cornbinacional que van a las entradas sean disparadas por el pulso del reloj. El problema de tiempo puede ser prevenido si las salidas de los flip-flops no cambian hasta que el im- pulso de entrada haya retornado a O.

Para asegurar tal operación, un flip-flop debe tener un retardo en ex- ceso de propagación de la señal, desde la entrada hasta la salida, con respecto al tiempo de duración del pulso. Si el diseñador depende totalmen- te del retardo de propagación de las compuertas lógicas, es probable que este retardo sea muy difícil de controlar. Una forma de asegurar un retardo adecuado, es incluir dentro del circuito del flip-flop una unidad de retardo físico que tenga un retraso igual o mayor que la duración del pulso. Así mismo, una buena forma de resolver el problema de tempori- zación por retroalimentación, es hacer al flip-flop sensible a la transición del pulso, en vez de a la duración del pulso.

Un pulso de reloj puede ser positivo o negativo. Una fuente de reloj positiva permanece en O durante el intervalo entre los pulsos y va a 1 durante la ocurrencia de un pulso. El pulso pasa por dos transiciones de se- ñal: de O a 1 y el regreso de 1 a O. Co- mo se muestra en la figura 2.14, la

Transiciones en los pulsos de reloj

Flanco positivo (de subida)

r i Flanco negativo (de bajaaa)

1 m

Flanco negativo (de bajada)

Flanco positivo ip- (de subida) t

1 1 @ Pulso negativo

O u Figura 2.1 4

transición positiva se define como flanco positivo y la transición negativa como flanco 2egativo. Esta defini- ción también se aplica a los pulsos negativos.

Los flip-flops temporizados vistos anteriormente, se disparan durante el flanco positivo del pulso y el estado de transición comienza tan pronto como el pulso alcanza el nivel 1. El nuevo estado del flip-flop puede aparecer en las terminales de salida, mientras que el pulso de entrada sea 1 todavía. Si las otras entradas del flip-flop cambian mientras que el pulso es 1, el flip-flop empezará a responder a esos valores nuevos y puede ocurrir un nuevo estado de salida. Cuando esto pasa, la salida de un flip- flop no puede ser aplicada a las entradas de otro flip-flop cuando ambos sean disparados por el mismo pulso de reloj. Sin embargo, sí se puede hacer que el flip-flop responda al flanco positivo (o negativo) de transición solamente, en vez de la duración total del pulso, entonces se puede eliminar el problema de la múltiple transición.

Una manera de hacer que el flip- flop responda solamente al pulso de transición, es usar un acoplamiento capacitivo. En esta con- figuración, se inserta un circuito RC (Resistencia y Capacitor) en la entrada de reloj del flip-flop. Este circuito genera un pico en respuesta al cambio momentá- neo de la señal de entrada. Un flanco positivo emerge de tal circuito con un pico positivo, y un flanco negativo con un pico

negativo. La activación de los flancos se logra diseñando el flip-flop para ignorar un pico y dispararse con la ocurrencia del siguiente. Otra forma de lograr el disparo de los flancos es el uso de un circuito maestro/esclavo o un flip-flop de disparo por flancos.

FLIP-FLOP MAESTRO/ESCLAVO

Se construye con dos flip-flops se- parados. Un circuito sirve como maestro y el otro como esclavo y el circuito completo se trata como un flip-flop maestro/esclavo (figura 2.15); observe que el circuito consiste en un flip-flop maestro, un esclavo y un inversor.

Cuando el pulso de reloj C P es O, la salida del inversor es 1. Como el pulso de entrada de reloj del esclavo es 1, el flip-flop se habilita y la salida & es igual a Y, mientras que X' se iguala a Y'. El flip-flop maestro se inhabilita debido a que C P es O.

Cuando el pulso de reloj se con-

Diagrama lógico de un Flip-flop maestro/esclavo

S Y -

S S

->Maestro -> Esclavo -

A R Y

R

CP ~ e r i;c

Figura 2.15

Flip-flop JK ternporizado maestro/esclavo Figura 2.17

hasta 8 forman el flip-flop esclavo. La información presente en las entradas J y K se transmite al flip-flop maestro en el flanco positivo del pulso de reloj y se sostiene allí hasta que el flanco negativo del pulso de reloj sucede, después de lo cual se permite pasar hasta el flip-flop esclavo.

El reloj de entrada es normalmente O, lo cual mantiene las salidas de las compuertas 1 y 2 en el nivel de 1, es- to previene a las entradas J y K de afectar al flip-flop maestro. El flip- flop esclavo es del tipo RS y está temporizado con el flip-flop maestro, que suministra las entradas, y con el reloj de entrada invertido por la compuerta 9. Cuando el reloj es O, la salida de la compuerta 9 es 1, de manera que la salida X es igual a Y y X' es igual a Y'.

Cuando ocurre el flanco positivo de un pulso de reloj, el flip-flop maestro se afecta y puede conmutar estados. El flip-flop esclavo se aísla durante el tiempo en que el reloj esté en el nivel 1, ello se debe a que la salida de la compuerta 9 suministra un 1 a ambas entradas del flip-flop bási- co NAND de las compuertas 7 y 8.

Cuando el reloj de entrada regrese a O, el flip-flop maestro se aísla de las entradas J y K, y el flip-flop esclavo va al mismo estado del flip-flop maestro.

Suponga que tiene un sistema digital que contiene .muchos flip-flops maestro/esclavo, algunos de ellos con sus salidas conectadas a las entradas de otros, y que las entradas del pulso de reloj a todos ellos están sincroni- zadas (ocurren al mismo tiempo). Al comienzo de cada pulso de reloj, algunos de los elementos maestros del flip-flop cambian de estado, pero todos los flip-flops de salida permanecen en sus valores previos. Después de que el pulso de reloj regrese a O, algunas de las salidas cambian de estado, pero ninguno de estos estados nuevos tienen un efecto en cualquiera de los elementos maestros hasta el siguiente pulso de reloj.

Así, los estados de los flip-flops en el sistema pueden cambiarse simultá- neamente durante el mismo pulso de reloj, aunque las salidas de los flip- flops se conecten a las entradas de otros. Esto es posible porque el nue-

vo estado aparece en las terminales de EL CIRCUITO DE ]RELOJ salida únicamente después de que el pulso de reloj haya cambiado a O. Por la mav0r-s de las aplicaciones tanto, el contenido binario de un flip- de sistemas diatales es necesario sin- flap puede trmsferirse al segundo y cronizar los procesos mediante un el contenido del s e ~ n d o al primero, circuito de reloj. el cual consiste en y ambas trasferencias ocurren duran- un oscilador que genera una de te el mismo pulso de reloj. forma cuadrada o rectangular, a par-

Antes del desarrollo de 10s flip- tir de la cual se sincronizan todos los flops disparados por flanco con poco circuitos del sistema. o sin requerimiento de tiempo de re- ~ ~ í , un proceso iniciará o termina- tención, 10s problemas de temporiza- rá siempre que se presente el flanco ción a menudo eran maneiados usan- AP c i i h i A 9 de l a w ñ a l r le r ~ l n i v r.1121-

Durante el flanco positivo de la señal te flanco. Hay muchos cir&tos elec- de reloj, 10s niveles presentes de las trónicos que pueden generar una se- salidas de control @, J, K) se em- ñal de este tipo, desde un circuito os- plean para determinar la salida del cilador astable con transistores, un maestro. oscilador astable con compuertas 1ó-

Cuando la señal de reloj hace la gicas o con un circuito especializado transición hacia el nivel bajo, el esta- como el 555. do del maestro se transfiere al esclavo cuyas salidas son X y X'. De este mo- El c i~cui to 555 do, X y X' sólo cambian después de El circuito 555 está disefiado para cada flanco negativo de reloj. El flip- producir señales de una duración es- flop maestro/esclavo trabaja de ma- pecífica, pero producir un íinico pul- nera muy similar a los flip-flops dis- so de disparo puede generar un tren parados por flanco negativo, salvo de ~u l sos indefinido, que depender5

mientras el reloj se encuentra en el de bajo costo, de muy fácil confi gurn- estado alto, de lo contrario, puede ción y ensamble, este circuito es un ocurrir una operación impredecible. modelo óptimo para ser utilizado en Este problema con los flip-flops los sistemas digitales. maestro/esclavo se ha resuelto con Aunque no es difícil encontrar en una versión mejorada deno~ninada muchas de las aplicaciones comercia-

dato. tivo temporizador, para aplicaciolies I

de ELECTRONICA D

Diagrama esquemático equivalente del oscilador 555 (reloj) Figura 2.18

comparadc

Voltaje de control

Disparo

Descarga

l I

OPAMP como

Flip-Flop ; 4,

Tierra (-) Transistor de

I descarga Q1

I Señal de Buffer , salida

de ' salida I

I

I tipo DIP para

en las cuales se requiere de una frecuencia muy precisa o altas frecuencias, es más recomendable utilizar circuitos osciladores a cristal. A con- tinuación describiremos al circuito 555 y la manera de utilizarlo en sus dos modos de operación para su uso en circuitos digitales.

En la figura 2.18 se muestra el diagrama funcional que muestra los componentes internos de un temporizador 555. Los comparadores son dispositivos cuyas salidas son ALTO cuando el voltaje en la entrada positiva es mayor que el voltaje en la entrada negativa y BAJO cuando la entrada negativa es mayor que la entrada positiva. El divisor de voltaje, formado por tres resistores de 5 kilohm, proporciona un nivel de disparo de 1/3 de Vcc y otro de umbral de 2/3 de Vcc. Si fuera necesario, la entrada

de voltaje de control puede usarse para ajustar externamente los niveles de disparo y de umbral a otros valores.

Cuando la entrada de disparo, normalmente en ALTO, cae momentá- neamente abajo de 2/3 de Vcc, la salida del comparador B conmuta de BAJO a ALTO y estabiliza al flip-flop RS, originando que la salida (terminal 3) cambie a ALTO apagando al transistor de descarga Ql. La salida permanecerá en ALTO hasta que la entrada de umbral, normalmente en BAJO, exceda a 2/3 de Vcc y haga que la salida del comparador A conmute de BAJO a ALTO. Esto restablece al flip-flop, haciendo que la salida regrese a BAJO y encienda al transistor de descarga. La entrada externa RESET puede usarse para restablecer al flip-flop independiente del circuito de umbral. Las entradas

de disparo y de umbral, se controlan por componentes externos para hacer que el circuito opere como monoestable o astable.

Un circuito monoestable (disparo zinico) Se conoce como oscilador mo-

noestable a los circuitos capaces de producir un único pulso de salida, como respuesta de un pulso de disparo de entrada. Para configurar al circui- to integrado 555 como oscilador monoestable, se conectan un resistor y un capacitor externos, como se muestra en la figura 2.19. La anchura del pulso de salida se determina por la constante de tiempo que se forma a partir de la resistencia R l y C 1, según la siguiente fórmula:

un capacitor de desacoplo C2, para evitar que el ruido inducido afecte a los niveles de disparo y de umbral.

Antes de aplicar un pulso de disparo, la salida esta en BAJO y el transistor interno de descarga Q1 está en- cendido, conservando al capacitor externo C1 descargado. Al aplicarse un pulso de disparo de lógica negativa, la salida se hace ALTO y el transistor de descarga se apaga, permitiendo que el capacitor C1 comience a cargarse a través de R1. Cuando el capacitor C1 se carga hasta 1/3 de Vcc, la salida regresa a BAJO y el transistor Q1 se enciende inmediatamente, descar- gando al capacitor C1. Como puede ver, la tasa de carga de C1 determina el tiempo en que la salida del circuito permanecerá en ALTO.

Duración del pulso = l . 1 R l C l Un circuito oscilador astable En la figura 2.20 se muestra el os-

La entrada de voltaje de control, cilador 555, conectado para operar generalmente no se usa y se conecta a como oscilador libre o astable. Ob-

Configuración del circuito 555 como monoestable

Pulso de disparo

Pulso de salida l- _J

Figura 2.19

serve que la entrada de umbral 6 está conectada ahora a la entrada de disparo 2. Los componentes externos Rl , R2 y Cl forman la red de temporización que establece la frecuencia de osci- lación de salida. El capacitor C2 de 0.0 lpF, conectado a la terminal de control 5, se usa estrictamente para desacoplamiento y carece de efecto sobre la opera- ción del circuito, de hecho, en algunos casos puede prescindirse de él.

Curso oráctico de ELECTRONICA DIGITAL

Circuito integrado 555 como osctiaaor astable

Señal ae saliaa

m

Figura 2.20

Inicialmente, al aplicarse la potencia, el capacitor C1 está descargado y el voitaje de disparo 2, está en O voltios. Esto origina que la salida del comparador l3 esté en ALTO y la salida del corriparador A en BAJO, obli- garicio a que la salida del flip-rlop, y ta~nbien la base de (21, pasen a BAJO mantenie~ido al transistor apagado.

Ahora, Cl enipleza a cargarse a través de K1 y R2. Cuando el voltaje del capacitor alcanza el valor 1/3 de Vcc, el comparador B conmuta a su estado de salida BAJO, y cuando el voltaje del capacitor alcanza los 2/3 de Vcc, el comparador A conmuta a su estado de salida ALTO. Esto restablece al flip-flop hacienuo que la base de u1 pase a ALTO y encienda al

transistor. Como ya se indi- có, esta secuencia genera una trayectoria de descarga para el capacitor a través de R2 y del transistor.

El capacitor empieza ahora a descargarse, originando que el comparador A pase al estado BAJO. En el momento en que el capacitor se descarga hasta 1/3 de Vcc, el comparador B conmuta a ALTO, establecien- do al flip-flop que hace que la base de Q1 sea BAJO y apague al transistor. Princi-

pia entonces otro ciclo de carga y se repite todo el proceso. El resultado es una salida de onda rectangular, cuyo ciclo de operación depende de los valores de R1 y K2. La frecuencia de oscilación puede calcularse mediante la siguiente fórmula:

Frecuencia = 1 .M/[(Rl+ 2R2) C l ]

Con la selección de K l y R2 puede ajustarse el ciclo de operación de la salida. Como el C l se carga a través de K1 más R2, y-se descarga sólo por K2, pueden alcanzarse ciclos de ope- ración que se aproximen a un mínimo de 50% si R2 es mayor que Rl , de forma que los Uempos de carga y descarga son aproxirnadamrnte iguales.

En esta sección describimos prácticas para que se capacite y aplicaciones empleadas común- mente en electrónica digital

APLICACIONES DE LOS MULTIPLEXORES

Los circuitos multzjdexores encaentran numerosas y variadas aplicaciones en sistemas ddigitales de todos los tipos. Estas aplicaciones incluyen selección y dirección de datos, secuencia de operaciones, con- versión de paralelo a serinl, generación de ondas y genemión de filnciones lógicas. Analizaremos algunas de éstas.

Conversión de paralelo a serial Muchos sistemas digitales proce-

(todos los bits simultáneamente), porque es más rápido. Sin embargo, cuando estos datos deben transmitir- se a distancias relativamente largas, la configuración en paralelo es indesea- ble puesto que requiere un número alto de líneas de transmisión. Por esta razón, los datos binarios que están en forma paralela, a menudo se convierten en forma serial antes de ser transmitidos a un destino remoto.

Un método para efectuar esta con- versión de paralelo a serial, hace uso de un multiplexor, como se ilustra en

san datos binarios en forma la figura 3.1.

Registro de almacenamiento Convertidor de paralelo a serial.

xo 10 Reloj 9

11 X l l I I ' ! / I I I

12 1 x 2 w MUX

z 13

x 3 de 8 - ' o

entradas + z a '4 9 ) 74HC 151 XO x 1 x 2 x 3 x 4 x 5 x6 X7

Reloj

CLK < K ~1 Figura 3.

Los datos figuran en forma paralela en las salidas del registro X, son ali- mentados al multiplexor de ocho entradas. Se usa un contador de 3 bits (el cual será analizado más adelante), para ofrecer los bits del código de se- lección S2, S1 y SO, durante el ciclo

de 000 a 11 1, cuando se apliquen pulsos de reloj. De esta forma, la salida del multiplexor será Xo durante el

primer periodo del reloj, X1 durante

el segundo periodo, y así sucesivamente. La salida Z es una forma de onda que es una representación serial de los datos de entrada en paralelo. Las formas de onda de la figura corresponden al caso donde X7, X6,

X5, X4, X3, x2, X1, Xo = 10110101.

Este proceso de conversión emplea un total de ocho ciclos de reloj. Ob- serve que Xo (LSB) se transmite pri-

mero y X7 (MSB), al final.

Generación de finciones lógicas Los multiplexores se pueden utili-

zar para implantar hnciones lógicas directamente desde una tabla de ver-

dad sin necesitar simplificación. Cuando se usan con este fin, las entradas de selección se comportan como variables lógicas y cada entrada de datos se conecta permanentemente en L T O o BAJO, según se necesite para satisfacer la tabla de verdad.

La figura 3.2 ilustra la forma en que un multiplexor de ocho entradas puede usarse para implantar el circui- to lógico que cumpla con la tabla de verdad dada. Las variables de entrada A, B y C se conectan a So, Sl y S2

respectivamente, de manera que los niveles en estas entradas determinen qué entrada de datos aparece en la salida 2. De acuerdo con la tabla de verdad, se supone que Z es BAJO cuando C B A es igual a 000.

Por tanto, la entrada del multiplexor 10 debe conectarse a BAJO. De igual manera, se supone que Z es BA- J O cuando C B A es igual a 0 1 1, 100, 10 1 y 1 1 O; de modo que las entradas 13, 14, I5 y I6 deben estar conectadas

también a BAJO. Los otros grupos de condiciones CBA deben producir que

-

Z sea igual a 1, de manera que las en-

- Variables lógicas de entrada

4 z = AEC+iieC + ABC Figura 3.2

tradas del multiplexor 11, I2 y I7 se conecten

permanentemente a ALTO.

Es fácil observar que cualquier tabla de verdad de tres variables puede implantar- se con este multiplexor de ocho entradas. Este método de im- plantación a menudo

es más efectivo que el uso de compuertas lógicas separadas. Por ejemplo, si escribimos la expresión de la suma de productos para la tabla de verdad de la figura 3.2 tenemos:

Z = AB'C' + A'BC' + ABC

Recuerde que B' es la negación de B y C' es la negación de C. Esto no puede simplificarse ni algebraica- mente, de manera que su implanta- ción de compuertas requeriría tres INVERSORES y cuatro compuertas

NAND, para hacer un total de dos CI. Existe un método aún más efi- ciente para utilizar los multiplexores con el fin de implantar hnciones ló- gicas. Este método permite al diseña- dor lógico utilizar un multiplexor con tres entradas de selección (por ejemplo, el 74HC 15 1)' para implantar una función lógica con cuatro variables.

Circuito Zógz'co generador/checadou de paridad En la figura 3.3 se muestra un cir-

Código correcto. 1 1

Bit de paridad

de

o

1

Bits

datos

o

o

Impar O o

1 Salida 1 lmpar 0- correcta

Par

Bits de

datos

Salida 1 Par

Error en el código

lmpar o

Bit de paridad Salida 1 lmpar

1- error

Par

Figura 3.3 1 7 )-

de ELECTRONICA D I ,"

Impar - Salida 1 Par O+ correcta

o

1

Código correcto

Salida 2 Impar

Par

Bit de paridad O

Código en error

Salida 1 Par O+ correcta

1

Figura 3.4

cuito generadodchecador de 5 bits típico. Puede usarse tanto para determinar una paridad par como impar. Cuando se usa como un checador de paridad impar, se aplica un código de 5 bits (4 bits de datos y 1 bit de paridad) a las entradas. Los cuatro bits de datos están en las entradas de la OR exclusiva y se aplica el bit de paridad a la línea de entrada impar. Cuando el número de los 1 en el código de 5 bits es impar, la salida E impar será BA- JO, indicando paridad apropiada.

Cuando hay un número par de 1, la salida Z impar es ALTO, indicando paridad incorrecta. Similarmente, las revisiones de paridad par se ilustran para condiciones de error y sin error en la figura 3.4.

Como se muestra en la figura 3.5, el mismo circuito puede utilizarse como un generador de paridad. Para la paridad impar se aplica un dato de 4 bits a las entradas y la línea impar se mantiene en BAJO, conectándola a tierra (figura 3.5A). Cuando el dato

Bits de .

datos

O Generación de paridad impar 7

- 1 Código

de paridad impar de

O cinco Bits

impar C 1 Bit de

l pandad e l i d a 1 Impar

1

O Generación de paridad par

Salida 1 Impar

Bits

datos

lmpar

Salida 1 Par +- Bit de paridad l

J 1 &digo 1 1 de oaridad

Figura 3.5

de 4 bits tiene un número par de 1, la este caso, la línea PAR está conectada salida E impar es ALTO. Esta salida 1 es el bit de paridad impar y se combina con el dato de 4 bits para formar un dato de paridad de 5 bits. De igual modo se produce un bit de paridad O cuando hay un número impar de 1 en el dato de entrada.

La figura 3.5B muestra un ejemplo del mismo circuito usado en un sistema de paridad par. Observe que en

a tierra. Este circuito lógico básico puede expandirse para acomodar cualquier número de bits de entrada agregando más compuertas OR exclusivas.

Otro ejemplo de este tipo de circuito es el 74180. Este dispositivo MSI particular puede usarse para buscar paridad par o impar en un da- to de 9 bits (ocho bits de datos y un

Descripción de terminales para los circuitos integrados TTL 74LS28 y 74LS08 Figura 3.6

GND

Cuatro compuertas NOR de dos entradas Cuatro compuertas AND de dos entradas

bit de paridad), o para generar un da- to de paridad par o impar de 9 bits. La operación de la tabla de verdad varía un poco de los circuitos básicos más simples recién discutidos, pero el principio es el mismo.

Práctica 1: El flip-flop RS temporizado

Objetivo Comprobar las condiciones de

operación del flip-flop RS utilizando circuitos lógicos STL.

Mate~ales 1 circuito integrado 74LS28 1 circuito integrado 74LS08 3 apagadores un polo un tiro 5 resistores de 220 Ohms a 1/2 watt 1 diodo LED rojo 1 diodo LED verde 1 tablilla para prototipos Alambre telefónico

En esta práctica comprobaremos la operación de un circuito flip-flop temporizado, construido con compuertas NOR y AND. Recordemos que el flip-flop dispone de tres entra-

das: S, que pone en 1 al flip-flop cuando está presente la señal de reloj; R, que lo pone en O cuando está presente la señal de reloj; y CP, que es la terminal de entrada a los pulsos de reloj. El flip-flop dispone de dos salidas indicadas como X y X', el estado del flip-flop se indica haciendo referencia a que sus salidas X y X' son complementarias entre sí, y ofrecen la ventaja de tener el ahorro de un inversor al tener la salida X'.

Procedimiento l. En la figura 3.6 se muestran los

diagramas de asignación de terminales para los circuitos 74LS28 y 74LS08; recuerde que son dispositivos tipo TTL y, por lo tanto, requieren de un voltaje de alimenta- ción de 5 voltios de corriente directa.

2. En la figura 3.7 se muestra el diagrama en la tablilla de prototipo para formar un circuito flip-flop temporizado. Ensamble el circuito, tenga cuidado al realizar las conexiones para evitar un corto circuito o conexiones equivocadas.

3. Ahora, con el circuito ensamblado, pruebe la operación del mismo.

Circuito para formar un Fhp-Flap RS temporizado Figura 3.7

Al positivo de la fuente (+5v) I

Nota: Todas las resistencias a 220 n

Al negativo de la fuente (-)

Práctica 2: Comprobación del fuente, esto permite comprobar la circuito integrado 74LS74A entrada D y C P del flip-flop.

2. Ensamble el circuito indicado en la Objetivo figura 3.9 y compruebe cada una Conocer la manera en que se pola- de las conexiones que realice para

riza un circuito integrado que contie- evitar algún corto circuito. ne flip-flops tipo D.

Funcionamiento MaterZales En los diodos LED se podrá ob- 1 circuito integrado 74LS74A servar el estado de salida para X y X'. 4 resistores de 220 Ohms Ponga a O la entrada D (cerrando el 2 diodos LED apagador D), luego aplique un pulso 2 apagadores un polo un tiro a la entrada C P mediante el apagador 1 tablilla para prototipo cable telefónico

Procedimiento 1. En la figura 3.8 se muestra

el diagrama esquemático de un circuito de prueba, en donde se utiliza un flip-flop tipo D del circuito integrado 74LS74A. Básicamente, las entradas CD' y SD' es- tán fijas al positivo de la

Diagrama esquemático para comprobar el Flip-Flop del 74LS74

Figura 3.8

1 Nota: Todas las resistencias a 220 0

correspondiente (con el apagador D en O pase a 1 y regrese a O en un segundo); observe que la salida X se vuelve O y la salida X' se hace 1. Des- pués ponga el apagador D en 1 y aplique un pulso con el apagador CP, así, la salida X se hace 1 y la salida X' se hace O.

circuito generador de pulsos de frecuencia ajustable, controlable mediante la acción de un potencióme- tro. El circuito se basa en la configu- ración de un circuito 55 5 como oscilador astable, este circuito será utilizado en prácticas subsecuentes, en donde se necesite de estos pulsos para observar el comportamiento de un

Práctica 3: El 555 como circuito. oscilador astable

Objetivo Ensamblar un circuito generador

de pulsos.

Materiales 1 circuito integrado 555 1 diodo LED rojo (LD1) 1 tablilla para prototipos 1 potenciómetro lineal a 1 Megohm (Rl) 1 resistencia de lkilohm a 112 Watt (R2) 1 resistencia de 22052 a 112 Watt (R3) 1 capacitor electrolítico de 1pF (Cl) Cable tipo telefónico

En esta práctica ensamblaremos un

Circuito oscilador con 555 de frecuencia ajustable

7 v..

_L - -

Figura 3.10

Diagrama pictórico del circuito oscilador astable Figura 3.1 1

R1

Al positivo (+)

Al negativo (-)

Procedimiento 3. Para ensamblar el circuito oscila- 1. En la figura 3.10 se muestra el dia-

grama esquemático para el circuito oscilador ajustable. Observe que en la salida del circuito se ha colocado apropiadamente un diodo LED, con el cual se puede observar cómo se comporta la señal de salida.

2. La frecuencia se controla ajustando el potenciómetro R l y el circuito 555 se alimenta con 5 voltios positivos.

dor, guíese en el diagrama de la figura 3.1 1, evite malas conexiones y revíselo antes de conectar la fuente de alimentación.

4. Una vez ensamblado el circuito, conecte la fuente de poder a 5 voltios y observe qué sucede con el diodo LED. Gire el vástago del potenciómetro para modificar el valor de resistencia de R1 y así modificar la frecuencia de la señal de salida.

-

4 --"--A-- A

Capítulo

PROYECTOS

Proyecto 1: Alarma digital

Objetivo Construir un circuito de seguridad

con capacidad para controlar hasta 13 elementos, utilizando circuitos y digitales combinaciones.

Materiales 1 tablilla para prototipo Cable telefónico Cable número 22 Papel aluminio 1 apagador magnético (reed switch) 1 circuito integrado 74LS 13 3 1 circuito integrado 74LS 14 1 diodo LED rojo 1 buzzer para 12 voltios 1 SCR C106B o el ECG5414 3 resistencias de 220 Ohms a 112 Watts 1 resistencia 1 kilohm a 112 Watts 1 resistencia 1 kilohm a 112 Watts

Los circuitos digitales tienen miles de aplicaciones, por lo que uno puede sacar tanto provecho como su imaginación pueda. En la presente práctica mostramos la manera de construir una alarma sencilla, la cual se encargará de controlar hasta 13 accesos al mismo tiempo, enviando un mensaje sonoro cada vez que alguno de los accesos es violado.

Si se desea que la alarma suene cuando se rompe el vidrio de una ca- sa, entonces de coloca una cinta especial alrededor del vidrio; de tal manera que, cuando se rompe el 'cristal, también se troza la cinta, esta ruptu- ra es utilizada para enviar un dato de activación al circuito digital, a su vez, el circuito digital activará a la señal sonora, indicando que la seguridad ha sido violada. Debido al número reducido de componentes, el costo de la construcción de este dispositivo es muy bajo, por lo que fácilmente puede ser implementada para su versión en un circuito impreso.

Procedimiento l . En la figura 4.1 se muestran el cir-

cuito completo para tablilla de prototipo del circuito de alarma, realice el circuito tal como se indica en la figura. Observe que sólo se han utilizado dos de las entradas de la compuerta NAND; es decir, que sólo se disponen de dos elementos de activación. Estos elementos es- tán formados por una cinta de papel de aluminio que puede ser construida fácilmente recortando una tira continua, la cual se adhie- re a la superficie del vidrio de la ventana que se desea proteger.

Circuito de alarma sencilla usando circuitos digitales

2. Cuando la ventana se rompe, la tira también, poniendo la entrada de la compuerta a 1, esto produce im- pulso que pone en conducción al SCR, haciendo que el buzzer suene.

3 . El otro detector lo forma un apagador magnético, el cual se mantiene cerrado debido al campo magnético producido por un imán

punto del marco de la puerta, en tanto que el imán se fija sobre la hoja de la misma, tratando de que ambos dispositivos se mantengan uno frente al otro. Cuando la puerta se encuentra cerrada, el apagador magnético está cerrado, cuando la puerta se abre, entonces el imán se aleja del apagador magné- tico haciendo que este último se

cuando éste está cerca; pero cuando el imán se aleja, entonces el apagador magnético se abre, poniendo en 1 a la entrada de la compuerta y provocando la activación del SCR. Este tipo de apagadores es utilizado para detectar cuando una puerta se abre.

4. El apagador magnético se coloca fijo en algún

+5v Diagrama esquemdtico de la alarma digital

:; 220 n Figura 4.2

Cinta . ;i. de i .

j . , !, "minio ---J

SCR

abra, provocando la acti- vación de los circuitos subsecuentes.

5. En la figura 4.2 se muestra el diagrama esquemá- tico para el circuito de la alarma digital, es importante recalcar que los elementos lógi-

Al positivo de la fuente (+). \ \ \ \

Al negativo de la fuente (.)

cos, como las compuertas, utilizan 1 capacitor de 0.001 Microfaradios (C5) un voltaje positivo de + 5 voltios, 1 capacitor de 4.7 Microfaradios (C6) en tanto que el SCR se alimenta 1 circuito integrado 555 con un voltaje de + 12 voltios. En paralelo al buzzer se ha puesto una resistencia y un diodo LED, lo que asegura un consumo de corriente continua una vez que el SCR ha sido puesto en estado de conduc- ción.

Proyecto 2: Piano electrónico

Objetivo Construir un oscilador astable de

varias frecuencias.

Materiales 1 potenciómetro lineal de 100kQ (RI) 1 resistor de 1 kilohm a 112 Watt (R2) 1 capacitor de 0.1 Microfaradios (Cl) 1 capacitor de 0.05 Microfaradios (C2) 1 capacitor de 0.01 Microfaradios (C3) 1 capacitor de 0.005 Microfaradios (C4)

5 interruptores push-button miniatura normalmente abiertos

1 bocina de 8 Ohm

Procedimiento En esta práctica mostramos la ma-

nera de construir un pequeño sinteti- zador electrónico, el cual se forma a partir de un circuito integrado 555, en configuración de oscilador astable. Para lograr que el 555 genere diferentes tonos, se ha colocado un grupo de cinco capacitores de diferentes valores, los cuales son seleccionables oprimiendo el interruptor correspondiente. Con el ajuste del potencióme- tro R1 se controla el tono de los soni- dos. Ensamble el circuito siguiendo las indicaciones anteriores, pero tomando como referencia el diagrama que se ilustra en la figura 4.3.

CONTADORES Y CIRCUITOS DE ALMACENAMIENTO DE DATOS

Curso práctico de ELECTRONICA DIGITAL . ,

CONTADORES

Capítulo 1 :

Capítulo 2:

Capítulo 3:

Capítulo 4:

Y CIRCUITOS DE ALMACENAMIENTO DE DATOS

CIRCUITOS CONTADORES . . , , . , . . . , , ,, , , , . , . ,. , , . , 47

CIRCUITOS DE ALMACENAMIENTQ RE DATOS , . . . . , , . . . . , . a 58

PROYECTO u,,,,.,,.. . . . . . S ,. ,.., , , , a . . . . . , , . , m ,,, * 6 . . ,,, 74

En esta sección se estudian los contadores síncronos y asíncronos, binarios y decimales. También se detallan los registros de almacenamiento de datos, dando mayor importancia a los registros de desplazamiento que serán utilizados en proyectos futuros, Como práctica se propone el armado de circuitos sincrónicos para que pueda corroborar las unidades de cuenta, En el capítulo 4 se detalla el funcionamiento y armado de un frecuen- címetro digital, proyecto diseñado por Guillermo H. Gnecco y adap- tado por Federico Prado.

CIRCUITOS CONTADORES

INTRODUCCION

En muchos procedimientos de la vida cotidiana es necesario realizar conteos; por ejemplo, contamos las horas del día, el número de personas que forman un grupo, hasta la cantidad de alimentos que comemos dia- riamente. Los sistemas digitales, así como muchas otras herramientas que utiliza el hombre, tienen la función de facilitar nuestras actividades, una de éstas, es precisamente la de contar.

Los circuitos contadores se encuentran, tanto en una máquina de escribir eléctrica (donde se encargan de controlar la posición de la cabeza de escritura); como en un velocíme- tro que cuenta el número de metros que avanza un automóvil; o en un reloj (donde cuenta el número de segundos, minutos, horas, días y meses que transcurren).

Contadores asínmonos El término asíncrono se

refiriere a un conjunto de eventos que no tienen una relación temporal fija entre

sí y que, generalmente, no ocurren si- multáneamente. Un contador asín- crono es aquel circuito en el cual los flip-flops dentro del contador no cambian de estado exactamente al mismo tiempo, ya que no tienen un pulso de reloj común.

Contador binario asínmono de 2 bits Como primera parte del estudio de

los contadores, analizaremos un circuito contador de 2 bits que, más adelante, podrá ser ampliado a la cantidad de bits que se desee. En la figura l. 1 se muestra el diagrama del contador binario de 2 bits configurado para trabajar en modo asíncrono. Observe que la señal de reloj está co-

Contador binario asíncrono

RELOJ

-nnnn (Señal de reloj)

Secuencia de conteo del circuito

1 B Figura 1.1

urso práctico de ELECTRONICA D I G I T A L

nectada a la entrada del cronómetro (CP) del primer flip-flop (A). Al segundo flip-flop (B), lo dispara su misma salida X' (X' es X negada).

El flip-flop A cambia de estado en el flanco de subida positiva de cada -

pulso de reloj, mientras que el flip- flop B sólo cambia al disparársele por una transición de subida positiva de la salida de X' del flip-flop A.

Debido al tiempo de retardo de propagación inherente a través de un flip-flop, una transición del pulso de cronómetro de entrada y una transi- ción de la salida X' del flip-flop A, nunca pueden ocurrir exactamente al mismo tiempo. Por consiguiente, los dos flip-flops no se disparan nunca si- multáneamente, entonces podemos decir que la operación es asíncrona.

Si a este contador asíncrono, se aplican los pulsos de reloj a la entrada C P del flip-flop A y observamos la salida X de cada Fip-flop, veremos que se genera una serie de pulsos (fi-

gura 1.2). Observe cómo tras recibir los pulsos de reloj, cambia el estado de las salidas del flip-flop ya que ambos están conectados para operación oscilante (al poner sus entradas J y K en 1). Veamos cómo se comporta el circuito ante la presencia de cada pulso de reloj:

Al presentarse el primer pulso de E-

loj, ambos &-flops se encuentran en O. La transición de subida en el flip-flop A, lo obliga a cambiar de XA en O a XA en

1, y de XPA en 1 a X'A en O.

Durante el segundo pulso de reloj, se obliga a cambiar al$$-flop A de XA en

1 a XA en O, pero recordemos que la ter-

minalXPA está conectada a la entrada de

reloj del f l i p - - p B, y que durante el segundo pulso de reloj pasa de O a l . Esta tmnsición la recibe eljZip-flop B como se- i i d de reloj, por lo que cambia de X B en

O a X B en l .

En el tercer pulso de reloj, nuevamente el &-flop A cambia durante la transición, y pasa del estado O al estado 1,

por lo que los dos M-flops se en-

Diagrama de tiempos para el contador de 2 Bits Figura 1.2 cuentran en estado l .

A l llegar el cuarto pulso de reloj, el M-flop A conmuta de nuevo de 1 a O, pero la variación de la terminal X'A de O a 1 obliga al@-flop a cambiar a su vez de 1 a O.

Note que en el diagrama de tiempos de la figura 1.2, se ilustran las formas de onda y las salidas X A y XB de manera

sincronizada con los pulsos de

reloj, indicando las variaciones que sufren dichas salidas a. cada momento. Aunque en el diagrama parece que las transiciones se suceden de manera instantánea, en realidad hay un pequeño retraso entre el flanco de subida de la señal

Contador binario de 3 Bits

'Jcc

Señal de reloj de ehtrada

Figura 1.3

de reloj y el cambio que se provoca en el flip-flop B. El efecto total de la operación en el circuito lo podemos entender como el conteo desde el nú- mero binario O hasta el 3, siendo la terminal de salida A el bit menos significativo y la terminal de salida B el bit más importante, tal como se indica en la tabla de la figura l. l.

El circuito cuenta realmente los primeros tres pulsos de reloj, al llegar el cuarto, los flip-flops reinician a su estado de O.

Contador binarz'o de 3 bits En la figura 1.3 se muestra el dia-

grama esquemático y la tabla con la secuencia de conteo para un contador binario de 3 bits, la operación básica del circuito es aproximadamente

cesitan 7 pulsos de reloj para comple- tar la secuencia entera del contador iniciando en 000, hasta que alcanza de nuevo el mismo valor.

A los contadores asíncronos se les denomina comúnmente contadores de rizo, porque cuando se aplica un pulso de reloj en la terminal de entrada correspondiente, el primer flip- flop reaciiona al flanco de subida, pero esta variación no afecta de manera instantánea al segundo flip-flop de la serie que forma al contador; esto es debido al retraso en la propagación del pulso a través del primer flip-flop.

El mismo efecto se produce entre el segundo flip-flop y el tercero, siendo más acentuado desde el primero al cuarto, al quinto o al último de la serie. Mientras mayor sea el número de -

igual a la del circuito analizado ante- flip-flops utilizados, mayor será el re. riormente, excepto que, debido a sus tres flip-flops, tiene ocho estados.

En la figura 1.4 se muestra el diagrama de tiempos para la operación de este circuito. Note que se ne-

Diagrama de tiempos para el contador de 3 Bits Figura 1.4

Curso práctico de ELECTRONICA D I G I T A L -- - -

traso que se produzca durante la cuenta debido al retardo en la propa- gación de la señal a través del circui- to.

Los contadores que hemos analizado hasta el momento, siguen una secuencia de conteo binaria, es decir, que la cuenta aumenta hasta que todos los flip-flops del circuito alcanzan el valor de 1, así, con un circuito de 4 flip-flops se podrá contar hasta el nú- mero 15, con 5 flip-flops, se puede contar hasta el número 3 1, y así con- secutivamente. Pero si se desea que el circuito cuente de O a 9 de manera decimal, entonces debe utilizar un circuito contador con 4 flip-flops más una compuerta de reinicio para el momento en que se llegue al número 9.

En la figura 1.5 se muestra el circuito que corresponde a un contador decimal; a este tipo de circuitos se les conoce con el nombre de contadores de década. Observe que en este circuito se utilizan las salidas X de los flip-flops para act i~ ar la entrada de reloj de cada uno de los flip-flops siguientes; esto se compensa debido a que la entrada CP' se activa con el

flanco posterior de cada pulso de reloj. Observe que cada flip-flop cuenta con una entrada adicional llamada RST, la cual se activa en estado BAJO y permanece inactiva en estado AL- T O ; entonces, cuando se presenta un 1 en los flip-flops A y D, es porque el circuito ha alcanzado el valor de 9 decimal. Entonces, como se desea que al siguiente pulso de reloj el contador regrese a 0000, se coloca una compuerta NAND en las salidas B y D; de modo que al pasar de 1001 (9) a 1010 (10) se da una orden Reset, y para fines prácticos es como si pasara directamente de 1001 a 0000.

El contador binario 74LS93A El circuito integrado 74LS93A es

la versión comercial de un contador asíncrono de 4 bits (figura 1.6). Co- mo se puede ver en el diagrama es- quemático equivalente, este dispositivo consiste en un flip-flop y un contador asíncrono de 3 bits. Este arreglo le agrega flexibilidad en su uso; por ejemplo, puede usarse como un divisor entre dos si sólo se usa el flip- flop, o puede ser utilizado como un contador de O a 7 binario, si única-

Circuito contador de década Figura 1.5

Compuerta de reinicio

T vcc T "cc 7 "cc 7 "cc

i I I ......................................

RST ........................

N" '. r--

Señal de entrada A A A B A c

Figura 1.6 Descripción del circuito integrado 74LS93

Simbolo l@ico 14 cpo 74LS93

1 1 1 1 NC = PIN 4.6, 7. 13 ,2 9 8 11

Diagrama lógico equivalente 74LS93

O= Número de PIN Vcc = PIN 5 GND = PIN 10

NC- sm conexión

mente se utiliza la sección de contador de 3 bits. Adicionalmente, el circuito puede emplearse como un contador de O a 15 binario.

CONTADORES SÍNCRONOS Temporizados

Uno de los principales problemas a que nos enfreritamos al utilizar contadores asíncronos de rizo, son los re- trasos acumulados en la propagación de las señales a través de los flip- flops, lo cual significa que no todos los flip-flops cambian de estado al mismo tiempo cuando se presentan los pulsos de reloj.

Estas limitaciones pueden supe- rarse fácilmente con el uso de contadores síncronos o paralelos, en donde todos los flip-flops se disparán en forma simultánea, es decir, en paralelo por medio de los pulsos de reloj. Ya que los pulsoslde entrada se aplican a

todos los flip-flops, debe utilizarse al- gún medio para controlar cuando un flip-flop se dispare o permanezca inalterado por un pulso de reloj. Esto se logra haciendo uso de las entradas

J Y K- En la figura 1.7 se muestra un

ejemplo de un contador paralelo, si comparamos la configuración de este circuito con la de su equivalente asín- crono de la figura 9.5, notaremos las siguientes diferencias:

Las entradas CP' de todos los JZip- flops están conectadas entre S( de modo que la señal de entmda de reloj se aplica simultáneamente a todos los Jlip-flops.

Sólo el&-flp A, que es el bit menos signzficativo, tiene entradas J y K que e s t h fijas a Vcc, es decic en el nivd ALTO,

Las entradas J y K de 10s demdsf2;P- flops son excitadas por aZguna combina- ción en las salidas de los propios @-flops.

El contador síncrono requiere de más circuitería que u n contador asíncrono.

El principio básico de operación del contador síncrono es el siguiente: las entradas J y K de los flip-flops es- tán conectadas de forma tal que, sólo aquellos flip-flops que se supone cambiarán de estado en una determinado flanco de bajada de reloj, ten- drán J y K en 1 cuando se presente dicha transición.

A continuación examinamos este principio para cada uno de los flip- flops con la ayuda de la tabla de verdad 1.1. Esta secuencia de conteo muestra que el flip-flop A tiene que cambiar de estado con cada flanco de

guiente flanco de bajada tiene que cambiar el estado del circuito C a 1; cuando el conteo es 01 11, el siguiente flanco de bajada tiene que cambiar el estado del circui- to C a O; y así sucesivamente. Esta operación está ga- rantizada si se conecta la señal AB a las entradas J y K

bajada. Por esta razón, sus entradas J del flip-flop C. y K permanecen siempre en ALSO De manera simi-

contador paralelo de 4 Bits

Tabla 1.1 L para que el flip-flop cambie de estado cada vez que se presente un flanco de bajada en la señal de reloj.

La tabla de verdad del contador se- ñala que el flip-flop B tiene que cambiar de estado con cada flanco de bajada mientras el flip-flop A está en 1. Por ejemplo, cuando el conteo es 0001, el siguiente flanco de bajada tiene que cambiar al circuito B hacia el estado 1; cuando el conteo es 001 1, el siguiente flanco de bajada tiene que cambiar al circuito B hacia el estado O; y así sucesivamente. Esta ope- ración se logra conectando la salida del circuito A con las entradas J y K del flip-flop B; con ello J y K serán 1 sólo cuando el circuito A esté en 1.

La secuencia de conteo indica que el flip-flop C tiene que cambiar de estado con cada flanco de bajada que ocurre cuando los circuitos A y B es- tán en 1. Por ejemplo, cuando el con-

lar, se observa que el flip-flop D tiene que cambiar de estado con cada flanco de bajada que ocurre mientras los circuitos A, B y C están en 1. Cuando el conteo es 01 11, el siguiente flanco de bajada tiene que cambiar al circuito D hacia el estado 1; cuando el conteo es 11 11, el siguiente flanco de bajada cambiará hacia el estado O. Esto se logra conectando la salida ABC a las entradas J y K del flip-flop D. El tiempo total de respuesta de un contador sín- crono como el de la figura 1.7 es igual al tiempo que le toma a uno de los flip- flops cambiar de estado más el tiempo necesario para que los nuevos niveles lógicos se propaguen a través de una sola compuerta AND y alcancen las entradas J y K. Esto es:

Retraso total = tiempo de retardo delpip-pop + tiempo de retardo de la AND

Contador binario de 4 Bits en el paralelo Figura 1.7

L+ Señal de reloj

de entrada

Este retraso total es el mismo sin importar cuántos flip-flops estén conectados en el contador síncrono. En comparación con un contador asín- crono con el mismo número de circuitos flip-flop, en un contador sín- ci-ono, dicho retraso, generalmente será mucho menor. Ello se debe en parte a que el contador síncrono tiene una circuitería más compleja que el asíncrono.

Abundantes ejemplos de contadores síncronos de circuito integrado, 10s encontramos en las familias lógi- cas CMOS y TTL, algunos de los más comunes son el 74LS160/162 y el 74HC l6O/l62; contadores síncro- nos de décadas 74LS161/163 ó 74HC 16 VI63 y contadores síncro- nos de 4 bits.

CONTADORES SINCRONOS ASCENDENTES Y DESCENDENTES

Un contador de rizo puede contar hacia abajo utilizando las salidas invertidas de cada flip-flop para excitar

al siguiente flip-flop del contador. Un contador paralelo descendente puede construirse en forma semejante, es decir, utilizando las salidas invertidas del flip-flop para excitar las siguientes entradas J y K. Por ejemplo, el contador paralelo ascendente de la figura 9.8 se puede convertir en un contador descendente co-

nectando las salidas A', B' y C ' en lugar de A, B y C, respectivamente. El contador realizará la siguiente secuencia cuando se apliquen los piilsos de entrada (tabla 1.2).

Para formar un contador paralelo ascendente/descendente se utilizan las entradas de conteo ascendente y conteo descendente para controlar si las salidas normales o las salidas invertidas del flip-flop, alimentan a las entradas J y K de los siguientes flip- flop. El contador de la figura 1.8 es un contador ascendente/descendente de tres bits que contará de 000 hasta 111 cuando la entrada de control conteo ascendente sea 1 y de 1 1 1 has-

Tabla 1.2

Reinicio de la cuenta

Secuencia de conteo para el 1 contador descendente 1

rso práctico " - -

I Circuito contador paralelo ascendentddescendente

Conteo v

ascendente

Conteo descendente

T I .

e 1

m Señal de reloj

Figura 1.8

flops, de modo que el contador cuenta hacia arriba cuando se apliquen los pulsos. La acción opuesta se lleva a cabo cuando la línea de conteo ascendente es igual a O y la de conteo descendente es igual a 1. (A y B dejaron pasar las entradas J y K).

Los circuitos integrados 74LS190 y 74HC190 son dos de los muchos contado-

ta 000, cuando la entrada de conteo res síncronos ascendenteddescen- descendente sea 1. dentes.

Un 1 lógico en la línea de conteo ascendente y un O en la de conteo CONTADORES PREINICIABLES descendente, habilita las compuertas AND 1 y 2, y deshabilita las com- Muchos contadores síncronos (pa- puertas AND 3 y 4. Esto permite que ralelos) que están disponibles en cir- las salidas A y B se dirijan hacia las cuitos integrados, están diseñados pa- entradas J y K de los siguientes flip- ra ser prefijables; en otras palabras, se

Circuito contador síncrono prelijable con preestablecimiento asincrono

Figura 1.9 10

RELOJ - CARGA

-

puede fijar cualquier valor inicial de conteo, ya sea en forma asíncrona (independientemente de la se- ñal de reloj), o sín- crona (durante la transición activa de la señal de reloj). Esta operación de prefijado también se conoce como carga del contador.

La figura 1.9 muestra el circuito lógico correspon-

Fascículo 7. CONTADORES Y CIRCUITOS

diente a un contador con preestablecimiento ascendente de tres bits. Las entradas J, K y CP están cableadas de modo que la operación de conteo sea ascendente. Las entradas asíncronas CARGA y RESET se cablean de modo que se pueda llevar a cabo el preestablecimiento en forma asíncro- na. El contador se carga con el conteo deseado en cualquier instante mediante los siguientes pasos:

1. Se aplica el valor inicial deseado en las entradas paralelas P2, P1 y PO.

2. Se aplica u n pulso BAJO en la entrada CARGA.

Este procedimiento realizará una transferencia asíncrona de los niveles P2, P y Po hacia los flip-flops X2,

X1 y Xo, respectivamente. Dicha

transferencia ocurre en forma independiente de las entradas J, K y CP.

El efecto de la entrada C P será deshabilitado siempre y cuando la entrada CARGA se encuentre en su estado activo en BAJO, pero cada flip- flop tendrá una de sus entradas asín- cronas activas mientras la entrada CARGA' sea igual a 0. '

Una vez que CARGA regrese al estado ALTO, los flip-flops respon- derán a sus entradas C P y continua- rán con la operación de conteo ascendente, comenzando desde el valor inicial cargado en el contador.

Por ejemplo, cuando P2 sea 1, P1 sea 0, PO esté en 1 y CARGA' está en estado ALTO, estos datos no tendrán ningún efecto en las entradas parale-

las. Si están presentes los pulsos de reloj, el contador llevará a cabo la operación de conteo de manera normal.

Ahora digamos que CARGA' cambia a estado BAJO cuando el estado del contador es 010 (X2 = O, X1 = 1 y

QO = 0). El estado BAJO en CARGA'

produce el mismo estado BAJO en las entradas RESET de X1 y CARGA de

X2 y X0, de tal forma que el estado

del contador cambiará en 101 sin importar lo que suceda en la entrada CP. La cuenta se mantendrá en 10 1 hasta que CARGA' sea desactivada (regrese a ALTO); en ese momento el contador continuará contando en forma ascendente los pulsos de reloj a partir del conteo 10 1.

El preestablecimiento asíncrono se emplea en varios contadores de tipo comercial, tales como los 74190, 74191, 74192 y 74193 de la familia TTL .

Preestablecimiento sínmono Muchos contadores síncronos pa-

ralelos de circuitos integrados, emplean el preestablecimiento síncrono, por lo que el contador es prefijado durante la misma transición activa de la señal de reloj que se emplea para el conteo. El nivel lógico aplicado en la entrada CARGA' determina si la transición activa del reloj será la que preestablezca el contador o si ésta se- rá contada, como sucede durante el modo normal de operación.

Ejemplos de circuitos contadores que incluyen preestablecimiento sín-

TCu Contador

ascendente descendente 3

- -

1 MR CPu CPD. Modo

I B A ' A Conteo ascei-idente i Conteo descendente

Figura 1.1 0 v . -. - --

Descrlpclon abreviados

Entrada de reloj para conteo ascendente 1 CPh (transic~on ascendeiiie nctwa)

Entrada de reloj para cotlteo descendente / (translcidn ascendente actvai

1 h,R Enlrrda del resfablec~nrenfo maestro aslncrono (activo en alto)

- -

/ PL Entrada de carga en paraldc asincrona (activa en bajo)

Entrada de datos en paralelo asincrona P:-P: jactwa en

Q,-Q. Salda de - - - . - -

Salda del TCo rprestam) (activa en BAJO)

1 - Salida del conteo descondonte tlnal 1 TCu (acarreo) (activa en BAJO)

crono son los TTL 74160, 74161, 74162 y 74163.

La figura 1.10 muestra el símbolo lógico y la descripción de entrada y salida del contador 74193. Este contador puede describirse como un contador ascendente/descendente prefijable de "rits, con conteo sín- crono, prefijable asíncrono y RESET maestro asíncrono.

CIRCUITO CONTADOR DECIMAL

Hasta ahora hemos descrito diferentes circuitos para el conteo de nú- meros binarios, pero para muchas aplicaciones es necesario utilizar contadores decimales. En esta sección mostramos la manera de interconec- tar varios circuitos contadores BCD.

Los contadores BCD se utilizan siempre que se vayan a contar pulsos

y los resultados se exhiban en forma decimal. Un sólo contador BCD puede contar de O al 9 y luego regresar a O. Para contar números decimales mayores, podemos conectar los contadores BCD en forma de cascada, como se ilustra en la figura 1.11. Es- ta configuración opera como sigue:

1. En principio, todos los contadores son iniciados en el estado O. As( la exhi- bición decimal es 000.

2. Cuando llegan los pulsos de entrada, el contador BCD avanza un conteo por pulso. Después de que han ocuwido nueve pulsos, los contadores BCD de centenas y decenas siguen todavía en cero y el contador de unidades esti en 9 (1 001 bi- nnrio). De este modo, la exhibición decimal se lee 009.

3. En el décimo pulso de entrada el comador de las unidades se recicla a cero, ocasionando qzte la salida del flip-flop D vaya de 1 a O. Esta transición 1 a O ac-

Figura 1.1 1 Circuito contador BCD

Centenas

I Decodificador a 7 segmentos I

1 g f e d c b a

Display de 7 segmentos

Decenas Unidades

Decodihcador a 7 segmentos

g f e d c b a

CONTADOR CP BCD

D C B A

_nsuul_ Señal de reloj

(pulsos de cuenta)

Decodificador a 7 segmentos



túa como la entrada de reloj para el contador de las decenas y ocasiona que avance un conteo. As< después de 10 pulsos de entrada, la lectura decimal es 010.

4. Cuando ocurren otros pulsos adicionales, e l contador avanza un conteo por pulso y cada vez que el contador de unidades se recicla a cero, el contador de las decenas avanza un conteo. De este modo, después de que han ocurvido 99 pulsos de entrada, el contador de las decenas está en 9, al i p a l que el de las unidades. As< la lectura decimal es 099.

J. En el pulso 100 de entrada, el contador de las unidades se recicla a cero, que a su vez ocasiona que el contador de las decenas se recicle a cero. As4 la salida del &-flap D del contador de las decenas realiza una transición de 1 a O que actzia como entrada de reloj para el contador de las centenas y ocasiona que avance 21n conteo. As< después de 100 pulsos la lec-

tura decimal es 1 OO. 6. Este proceso continúa hasta 999

pulsos. En el pulso 1000, todos los contadores se reinician a cero.

Esta configuración puede ampliar- se a cualquier número de dígitos decimales que se quiera, simplemente agregando más etapas. Por ejemplo, para contar hasta 999,999 se necesita- rán seis contadores BCD, decodificadores y displays asociados. E n térmi- nos generales, por tanto, necesitamos u n contador BCD por cada dígito decimal.

Los contadores BCD que se usan e n la figura 1.1 1 , podrían ser circuitos 74293 alambrados como contadores decimales, o bien podrían ser contadores como el 7490 o él 74192 conectados internamente como contadores BCD.

DE DATOS

CIRCUITOS SECUENCIALES TEMPORIZADOS

Un circuito secuencia1 temporizado consiste en un grupo de flip-flops y compuertas combinacionales conectadas para formar un camino de retroalimentación. Los flip-flops son esenciales porque, en su ausencia, el circuito se reduce a un circuito pura- mente combinacional (siempre y cuando no haya un camino de retroa- limentación).

Circuitos MSI Un circuito MSI (Mediana Escala

de Integración) que tiene celdas de almacenamiento dentro de él, es por definición un circuito secuencial. Los circuitos MSI que incluyen flip-flops u otras celdas de almacenamiento se clasifican comúnmente por la función que ellas realizan.

Estos circuitos MSI se clasifican en tres categorías:

Registros. Un registro es un grapo de celdas de almacenamiento binario capaz de retener infomación binaria. Un grupo de flip-fips constituye un registro, ya que cada flip-flop es una celda binaria que acumula un bit de infomación.

Un registro de "n" bits tiene un grupo de "n" flip-flops y tiene capacidad de acumular cualquier informa- ción binaria que acumule "n" bits. Además de los flip-flops, un registro puede tener compuertas combinacionales que ejecutan ciertas tareas de procesamiento de datos.

En su definición más general, un registro consiste en un grupo de flip- flops y compuertas que afectan su transición. El flip-flop retiene infor- mación binaria y las compuertas controlan cuándo y cómo se transfiere la nueva información al registro.

Contadores. Podemos considerar que un contador es esencialmente un registro que pasa por una secuencia predetermi-

nada de estados después de la aplicación de pulsos de entrada.

Las compuertas en un contador se conectan de tal manera que se produce una secuencia preestablecida de estados binarios en el registro. Aun- que los contadores son un tipo especial de registro, es común diferen- ciarlos dándoles un nombre especial "memorias de acceso aleatorio".

Memoria. Una unidad de memoria es una colección de celdas de almacenamiento junto con los circuitos asociados necesarios para trangerir la infamación de entrada y salida.

Una memoria de acceso aleatorio (RAM), difiere de una memoria de sólo lectura (ROM). Por ejemplo, una memoria RAM puede transferir la información acumulada hacia fuera (lectura) y también es capaz de recibir nueva información para almacenamiento (escritura). Un nombre más adecuado para tal memoria podría ser memoria de lectura y escritura, mientras que la memoria de tipo ROM únicamente es capaz de transferir in- formación para su interpretación o lectura.

muestra la estructura de un circuito de registro, construido con cuatro flip-flops tipo D y un pulso de reloj común de entrada.

El pulso de reloj de entrada, CP, habilita todos los flip-flops, de manera que la información disponible al presente en las cuatro entradas pueda ser transferida al registro de 4 bits. Las cuatro salidas pueden ser leídas para obtener la información acumulada en el registro.

La forma en que los flip-flops de un registro se disparan es de suma importancia. Si los flip-flops se cons- truyen con compuertas Latch tipo D, la información presente en la entrada D se transfiere a la salida X cuando la entrada de reloj (CP) cambia a l . Cuando CP cambia cero, la informa- ción que estaba presente en la entrada de datos, justamente antes de la transición, es retenida en la salida X.

En otras palabras, los flip-flops son sensibles a la duración del pulso y el registro se habilita durante el tiempo que la entrada C P está en l. Un registro que responde a la duración del pulso se llama comúnmente compuerta retenedora (gated latch), y la

Circaitos de registro Varios tipos de re-

gistros están disponibles en circuitos MSI. El circuito más simple es aquél que consiste en flip-flops sin ninguna compuerta externa. La figura 2.1

Registro de 4 Bits Figura 2.1

l3 T l2 T l1 T Señal '1-I

4 A 4 Dato de As A2 A1 salida

Dato de entrada

v D CP CP

3 2

X X

ráctico de ELECTRONICA D l G l T A L

entrada C P se marca con la variable G (en vez de CP). Las compuertas re- tenedoras son útiles para almacenamiento temporal de la información binaria que se va a transferir a un destino externo y no se deben usar en el diseño de circuitos secuenciales que tienen conexiones de retroalimenta- ción.

Un flip-flop puede ser usado en el diseño de circuitos secuenciales temporizados siempre y cuando sean sensibles a la transición del pulso en vez de la duración del pulso. Esto significa que los flip-flops en el registro deben ser del tipo de disparo por flanco. Normalmente, no es posible distinguir en un diagrama lógico cuando un flip-flop es un Latch de compuerta, o si se dispara por flanco o si es maestro/esclavo, porque los símbolos gráficos de las tres son iguales, la dis- tinción debe hacerse a partir del nombre dado a la unidad.

Un grupo de flip-flops sensibles a la duración de pulso se llaman por lo general un Latch (retenedor), mientras que un grupo de flip-flops sensibles a la transición de pulso se llaman un registro. Un registro puede ser siempre reemplazado por un Latch, si el reemplazo se hace con cuidado con el fin de asegurarse que las salidas del Latch nunca vayan a otras entra- da8 de flip-flops que estén activadas con el mismo pulso de reloj común.

En las explicaciones subsiguientes, se asumirá siempre que cualquier grupo de flip-flops dibujados constituye un registro y que todos los flip- flops son del tipo de disparo por flan-

co o maestro/esclavo. Si el registro es sensible a la duración del pulso, será considerado como un Latch (retenedor).

Registro con carga en paralelo A la transferencia de nueva infor-

mación a un registro se llama carga del registro. Si todos los bits del registro se cargan simultáneamente con un sólo pulso de reloj, se dice que la carga se hace en paralelo. U n pulso aplicado a la entrada CP del registro de la figura 2.1 cargará a las cuatro entradas en paralelo. En esta configu- ración, el pulso de reloj debe aislarse de la terminal CP, si el contenido del registro se debe dejar sin cambio.

En otras palabras, la entrada CP actúa como una señal de habilitación, la cual controla la carga de la nueva información al registro. Cuando C P va a 1, la información de entrada se carga al registro. Si CP permanece en O, el contenido del registro no cambia. Nótese que el cambio de estado en la entrada ocurre en el flanco positivo del pulso. Si el flip-flop cambia de estado en el flanco negativo, habrá un pequeño círculo debajo del sím- bolo de triángulo en la entrada C P del flip-flop.

Generador de pulsos de reloj maestro La mayoría de los sistemas digita-

les tienen un generador de pulsos de reloj maestro que suministra un tren de pulsos de reloj. Todos los pulsos de reloj se aplican a todos los flip- flops y registros en el sistema. El ge-

nerador de pulsos de reloj maestro actúa como una bomba que suministra un ritmo a todas las partes del sistema. Una señal de control separada decide entonces que pulso de reloj es- pecífico tendrá un efecto en un registro particular. En tal sistema, los pulsos de reloj deben ser, junto con la se- ñal de control, aplicados a una compuerta AND para que la salida de esta última se aplique al terminal C P del registro. Cuando la señal de control es O, la salida de la compuerta AND será O y la información almacenada en el registro permanecerá sin cambiar. Solamente cuando la señal de control es un 1, el pulso de reloj pasará por la compuerta AND y lle- gará al terminal CP para que la nueva información se cargue al registro. Tal variable de control se llama terminal de control de carga.

El colocar una compuerta AND en el camino de los pulsos de reloj significa que la lógica se ejecuta con pulsos de reloj. El agregar compuertas lógicas p rodu~e retardos de propaga- ción entre el generador del pulso maestro y las entradas de reloj de los flip-flops. Para sincronizar completa- mente un sistema, es necesario asegurarse que todos los pulsos de reloj lle- guen al mismo tiempo a todas las entradas de todos los flip-flops, de tal manera que todas cambien simultá- neamente.

Al utilizar el circuito lógico con pulsos de reloj se introducen demoras variables que pueden sacar al sistema de sincronismo. Por esta razón, es aconsejable (pero no necesario siem-

Registro de cuatro Bits con carga en el paralelo, utilizando FLIP-FLOPS tipo "RS"

RESET (borrado) Figura 2.2

pre y cuando la demora no se tenga en cuenta), aplicar pulsos de reloj directamente a todos los flip-flops j7

controlar la operación del registro con otras entradas, tales como las entradas S y R de un flip-flop RS.

Funcionamiento de un R e g i s ~ o de 4 bits con carga en paralelo Un registro de 4 bits con terminal

de control de carga ubicada en la base del flip-flops RS, se muestra en la figura 2.2. La terminal C P del registro recibe pulsos sincronizados conti- nuos, los cuales se aplican a todos los flip-flops. El inversor en el camino de CP causa que todos los flip-flops se disparen por el flanco negativo de los pulsos entrantes. El propósito del inversor es reducir la carga del genera-

Circuito lógico para un registro con carga en paralelo, Figura 2.3 utilizando FLIP-FLOPS tipo "D"

Carga

'1

RESET -p-j (borrado)

dor de pulsos maestros. Esto es debido a que la terminal C P se conecta solamente a una compuerta (el inversor), en lugar de las entradas de las cuatro compuertas, que se hubieran podido necesitar si las conexiones se hubieran hecho directamente a las terminales de reloj de los flip-flops.

La terminal clear o de puesta a O va a una terminal especial en cada flip- flop a través de una compuerta separadora no inversora. Cuando este terminal va a O, el flip-flop se borra sin- crónicamente. La entrada de puesta a O se usa para llevar el registro a O antes de la operación en cadena. La entrada de puesta a O debe mantenerse en 1 durante las operaciones normales temporizadas.

La terminal de carga pasa a través de una compuerta separadora (para reducir la carga) y, a través de una se-

rie de compuertas AND, llega a las terminales R y S de cada flip-flop. Aun- que los pulsos de reloj están presentes conti- nuamente, en la terminal de carga se controla la operación del registro.

Las dos compuertas AND y el inversor asociado con cada terminal 1 determinan los valores de R y S. Si la terminal de carga es O, tanto R como S son 0, y no ocurri- rá cambio de estado con ningún pulso de reloj.

Así, la señal de la terminal de carga es una va-

riable de control que puede prevenir cualquier cambio de información en el registro, siempre que esté su señal en O. Cuando el control de carga vaya a l , las entradas I1 hasta I4 especi-

ficarán qué información binaria se carga al registro en el siguiente pulso de reloj. Para cada entrada 1 que sea igual a 1, las entradas del flip-flop correspondientes son S en l y R en O. Para cada entrada 1 que sea igual a O, las entradas de los flip-flops correspondientes son S en O y R en 1. Así, el valor de la entrada se transfiere al registro; si la terminal de carga es 1, la terminal de borrado es 1, y el pulso de reloj pasa de 1 a O.

Este tipo de transferencia se llama de carga en paralelo porque todos los bits se cargan simultáneamente. Si la compuerta separadora asociada con la entrada de carga se cambia a una

compuerta inversor, entonces el registro se carga cuando la terminal de carga es O y se inhibe cuando es 1.

los flip-flops reciben un pulso de reloj común, el cual causa el desplazamiento de un estado al siguiente.

Un registro con carga paralela puede ser construido con flip-flops D (figura 2.3). Cuando la terminal de

El registro de desplazamiento más sencillo es aquél que usa solamente flip-flops (figura 2.4). La salida X de

carga es 1, las entradas 1 se transfieren al registro en el pulso siguiente de reloj. Cuando la terminal de carga es O, las entradas del circuito se inhi- ben y los flip-flops D se cargan con su valor presente, manteniendo así el contenido del registro. La conexión de retroalimentación en cada flip- flop es necesaria cuando se usa del tipo D, ya que el flip-flop tipo D no tiene una condición de entrada de "no cambio". La entrada D determina el siguiente estado de la salida con cada pulso de reloj. Para dejar la salida sin cambiar, es necesario hacer la entrada D igual a la salida presente X en cada flip-flop.

un flip-flop dado se conecta a la entrada D del flip-flop a la derecha. Ca- da pulso de reloj desplaza el contenido del registro 1 bit en posición a la derecha. La entrada serial determina que va en el flip-flop de la extrema izquierda durante el desplazan~iento. La salida serial se toma de la salida del flip-flop de la extrema derecha después de la aplicación de un pulso.

Aunque este registro desplace su contenido a la derecha, invirtiendo el orden de los flip-flops, observar que el registro desplaza su contenido de derecha a la izquierda. Así un registro de desplazamiento unidireccional puede funcionar como un registro de

REGISTROS DE DESPLAZAMIENTO

Un registro capaz de desplazar su información binaria hacia la izquierda o hacia la derecha, se llama registro de desplazamiento. La configuración lógica de un registro de desplazamiento consiste en una cadena de flip-flops conectados en cascada, con la salida de un flip-flop conectado a la entrada del siguiente. Todos

desplazamiento a la derecha o a la izquierda, dependiendo de la forma de conexión.

Ahora bien, el registro desplaza un contenido con cada pulso de reloj durante el flanco negativo del pulso de transición (esto es indicado por el pe- queño círculo asociado con la entrada de reloj en todos los flip-flops). Si se requiere controlar el desplazamiento

Registro de desplazamiento serie, utilizando FLIP-FLOPS D - - D X-- D X-- D X-- D X--0

Entrada Salida serie --a> CP --c> CP F> CP > CP serie (SI) 60)

Señal de reloj e - - 1 Figura 2.4

de tal manera que ocurra solamente con ciertos pulsos pero no con otros, se debe controlar la terminal CP del registro. Las operaciones de desplazamien- to pueden ser controladas a través de las entradas D de los flip-flops en vez de a través de la terminal CP;

Sistema para la transferencia d e Bits entre registros

l Registro de Registro de

desplazamiento B - ---+ ' 4 ;pa;entoA ". tí SO = Salida serie

SI = Entrada serie

Control de Interconexión del circuito desplazamiento Figura 2.5

o bien, se puede controlar el desplazamiento por medio de una compuerta AND.

Tran$erencia en serie Se dice que un sistema digital ope-

ra en modo "serial" cuando la infor- mación se transfiere y se manipula un bit en cada tiempo. La información se transfiere bit por bit, uno cada vez, desplazando los bits del registro fuente hacia el registro de destino.

Ahora pensemos en un par de registros que requieren intercambiar información entre ellos, la trasferencia en serie de la información del registro A hacia el registro B se hace con registros de desplazamiento (figura 2.5). La salida serial (SO) del re-

gistro A va a la entrada serial (SI) del

registro B. Para prevenir la pérdida de información almacenada en el registro fuente, el registro A tiene que hacer circular su información (conectando la salida serial a su terminal de entrada serial). El contenido inicial del registro B es des- plazado hacia fuera a tra-

vés de su salida serial y se pierde a no ser que se desplace a un tercer registro de desplazamiento.

La entrada de control de desplazamiento determina cuándo y cuántas veces se desplazan los registros. Esto se hace por medio de la compuerta AND, que permite pasar los pulsos de reloj a las terminales CP solamente cuando el control de desplazamiento es 1.

Imaginemos que los registros de desplazamiento tienen cuatro bits cada uno. La unidad de control que su- pervisa la transferencia, debe ser de- signada de tal forma que habilita los registros de desplazamiento por medio de la señal de control, para una duración de tiempo fija igual a cuatro pulsos de reloj.

D i a p m a de tiempo En la figura 2.6 se muestra el dia-

grama de tiempo de este sistema. Ob-

Figura 2.6 Diagrama de tiempo para el control de transferencia

Control de desplazamiento Tiempo

de palabra

serve que la señal de control de desplazamiento se sincroniza con la se- ñal de reloj, y cambia su valor justamente después del flanco negativo del pulso de reloj. Los siguientes cuatro pulsos de reloj encuentran la señal de control de desplazamiento en el estado 1, de tal manera que la salida de la compuerta AND conectada a los terminales CP, producen los cuatro pulsos T1, T2, T3 y Tq.

El cuarto pulso cambia el control de desplazamiento a O y los registros de desplazamiento se inhabilitan; es- to ocurre si el contenido binario de A, antes del desplazamiento, es 1 O 1 1 y el contenido de B es 0010.

De esta manera, la trasferencia en serie de A hacia B ocurrirá en cuatro pasos (figura 2.7). Después del primer pulso T1 (el bit de la extrema de-

recha de A) se desplaza hacia el bit de la extrema izquierda de B, y al mismo tiempo, este bit circula hacia la posi- ción de la extrema izquierda de A. Los otros bits de A y B se desplazan una vez a la derecha. La salida serial previa de B se pierde y su valor cambia de O a 1.

Los siguientes tres pulsos realizan operaciones idénticas, desplazando

Registro de desplazamiento bidireccional con carga en paralelo Los registros de desplazamiento

pueden ser usados para convertir datos en serie a datos en paralelo y viceversa. Si se tiene acceso a todas las salidas de los flip-flops del registro de desplazamiento, entonces la informa- ción introducida en forma serial por desplazamiento puede extraerse en paralelo de las salidas de los flip- flops. Si se agrega una capacidad de carga en paralelo al registro de desplazamiento, entonces los datos que entran en paralelo pueden extraerse en serie desplazando los datos almacenados en el registro.

Algunos registros traen las terminales de entrada y salida necesarios para la transferencia en paralelo; pueden tener también la característica de desplazamiento hacia la derecha y hacia la izquierda. El registro de desplazamiento más general tiene todas las características numeradas a continua- ción; otras pueden tener solamente algunas de estas funciones con una operación de desplazamiento al menos.

Un control de borrado para cambiar el contenino del registro a O.

los bits de A hasta B uno en ca- , da tiempo. Después del Cuarto Tabla de desplazamiento de bits entre los registros A y B

desplazamiento, el control de desplazamiento va a O y ambos registros (A y B) tienen el valor 10 1 1. Así, el contenido de A se transfiere a B, mientras que el contenido de A permanece sin cambiar.

Valor inicial

Después de T,

Después de T, 1 1 1 O 1 1 O 0-

DespuésdeT, O 1 1 1 O 1 1 O-+

DespuésdeT, 1 1 O 1 1 1 O 1 1 + I

Salida en serie de B

o

1

o o 1

I 1

Fiaura 2.;

Una entrada o terininal CP para pre y cuando se coloque un inversor sincronizar con los pulsos de reloj todas las entre los terminales S y R. operaciones. Los cuatro multiplexores (MUX)

U n control de desplazamiento a la son parte del registro y se represen- derecha para habilitar la operación de tan en forma de diagrama de bloque. desplazamiento en esa dirección, y las lí- Los cuatro multiplexores tienen dos neas de entrada y salida en sen'e asocia- variables de selección comunes, SO y das con este tipo de desplazamiento. S La entrada O en cada MUX es se-

* Un control de desplazamiento a la leccionada cuando SI y So son 00; la

izquierda para habilitar la operación de desplazamiento en esa dirección, y las lí- entrada 1 es seleccionada cuando S 1 Y neas de entrada y salida en serie asocia- SO son 01; y de manera simultánea das con este tipo de desplazamiento. para las otras dos entradas a los mul-

Un control de carga en paralelo pa- tiplexores. ra habilitar una tranferencia en parale- La tabla de funciones para las en- lo y las "n" líneas de entrada asociadas tradas S1 y So, que controlan el mo- con la tra$erencia en paralelo.

"n " líneas de salida en paralelo. do de operación del registro, se espe- Un estado de control que deja la in- cifica en la tabla 2 1 Observe que

fomación sin variar en el registro, aun- cuando S y So están en 00, el valor que los pulsos de reloj se apliquen conti- presente del registro se aplica a las nuamente. entradas D de los flip-flops. Esta

condición forma un camino desde la U n ejemplo

de un registro de desplazamiento que tiene todas las ca- racterísticas lis- tadas anteriormente se muestra en la figura 2.8. Este circui- to (similar al circuito integrado 74194) consiste en cuatro flip-flops D; sin embargo, se puede usar flip- flops RS siem-

Registro de desplazamiento bidireccional de 4 Bits con carga en paralelo

Salida en paralelo

Borrado 1

4x1 -

3 2 1 0

Entrada en serie para un desolazamiento a la derecha

i- 1 ' Entrada en

serie para un desplazamiento a la izquierda

Entrada en paralelo Figura 2.8

Tabla 2.1 1 Modo 1 1

1 O 1 O 1 Sin cambio I 1 O 1 1 1 Desplazar a derecha /

Desplazar a izquierda

Carga en paralelo

salida de cada flip-flop hasta la entrada del mismo flip-flop. El siguiente pulso de reloj transfiere a cada flip- flop el valor binario que retuvo previamente y no ocurre cambio de estado.

Cuando S1 y So están en 01, las

terminales número 1 de las entradas del multiplexor tienen un camino a las entradas D de los flip-flops. Esto causa una operación de desplazamiento a la derecha con la entrada en serie transferida al flip-flop A4 de la

figura 2.8. Cuando S y So están en 10, resul-

ta una operación de desplazamiento a la izquierda con otra entrada serial hacia el flip-flop Al. Finalmente

cuando S 1 y So están en 11, la infor-

mación binaria en las líneas de entrada en paralelo se transfiere al registro de manera simultánea durante el siguiente pulso de reloj.

REGISTROS EN CIRCUITOS INTEGRADOS

Los diversos tipos de registros se pueden clasificar de acuerdo con la forma en que ,se introducen los datos para su almacenamiento y con la for-

gan en el registro en el flanco de subida de la entrada CP de reloj. Se puede utilizar una reiniciación maestra MR de entrada para reiniciar de modo asíncrono todos los flip-flops del registro en O.

ma en que éstos se sacan del registro. Las diferentes clasificaciones son:

1. Entrada paralelo/salida paralelo 2. Entrada serial /salida serial 3. Entrada paralelo/salida serial 4. Entrada serialhalida paralelo

Cada uno de estos tipos se encuentra disponible en forma de circuito integrado, de modo que un diseñador lógico pueda encontrar exactamente lo que necesita para una aplicación determinada.

A continuación, examinaremos un circuito integrado representativo de cada una de las categorías anteriores.

Circuitos de entrada paralelo y salida paralelo

Circuito 741 74 y 741 78 Hay dos tipos de registros dentro de

esta categoría; uno es estrictamente paralelo, el otro es un registro de corrimiento que puede ser cargado con datos en paralelo y dispone de salida paralelo.

La figura 2.9 muestra el diagrama lógico, así como su símbolo lógico, para el 74174 (también 74LS174 y 74HC174); observe que cuenta con un registro de 6 bits que tiene entradas paralelo (D5 al Do) y salidas paralelo

(QS al QO). Los datos paralelos se car-

Diagrama lógico para el circuito 74174

D43 1 l Figura 2.9

Do

La figura 2.10 muestra el diagrama da de la entrada de reloj CP', indepen- lógico del 741 78 (también 7 4 ~ ~ 178); éste cuenta con registro de corrimien- to de 4 bits que tiene entrada de datos en paralelo (Po al Pj) y salidas tam-

bién en paralelo (Qo al Q3). Tiene una

entrada de datos serial, D5 y dos en-

tradas habilitadoras, PE habilitación paralelo y SE habilitación serial.

También se incluye la tabla de selec- ción del modo que describe las diversas maneras de operación de este CI. La primera entrada explica las condiciones que se necesitan para la opera- ción de corrimiento hacia la derecha.

Con SE en 1, los datos se pasarán de izquierda a derecha en flanco de baja-

dientemente del nivel lógico en la entrada PE (recuerde que X representa la condición "no importa").

Esto se puede verificar recorriendo el diagrama lógico y observando que cuando SE está en 1, la entrada D5 pa-

sa a través de las compuertas lógicas y aparece en la entrada D del flip-flop QO. De igual manera, Qo aparecerá en

la entrada D de Q 1; entonces Q 1 apa-

recerá en la entrada D de Q2; final-

mente Q2 figurará en la entrada D de

Q3. La segunda entrada en la tabla, da

las condiciones que se necesitan para producir una transferencia en paralelo

Registro de 4 Bits 74178 Figura 2.10

-

desde las entradas de datos paralelo (Po al P3)

hasta las salidas

Cuando SE está en O y PE en 1, esta transferencia paralelo ocurre en el flanco de bajada de CP.

Note que esta es una transferencia síncrona.

PRACTICAS

Práctica 1: Construcción de un 3 resistencias de 2ld a 112 watt (R3,R4 y Rj) circuito contador asíncrono. 1 capacitor electrolítico de 1 pF (C 1)

Cable tipo telefónico Objetivo Aprender a utilizar como contador En esta práctica mostraremos la

binario un circuito integrado comer- manera en que se puede utilizar un cial. circuito comercial de un solo chip pa-

ra producir un circuito contador bi- MtzterZaZes nario. Recuerde que al utilizar conta- 1 circuito integrado 555 dores de este tipo, le agrega eficien- 1 circuito integrado 74LS93A cia, velocidad y bajo costo a los dise- 3 diodos LED rojos (LD1,LDZ y LD3) ños electrónicos. El circuito está for- 1 tablilla para prototipos mado de dos secciones: la primera se 1 potenciómetro lineal a 1 Megohm (Rl) forma de un circuito u oscilador con 1 resistencia de lKilohm a 1/2 watt (R2) 555, la salida de éste se encuentra co-

Circuito contador binario de O a 7 Figura 3.1

l """

1 Al negativo (-) LDI LD2 LD3

nectada a la segunda parte del circui- to que consiste en un contador binario de tres bits.

Finalmente, las salidas de los flip- flops internos se muestran mediante tres diodos LED, cada uno conectado a una de las salidas.

Procedimiento 1. Ensamble el circuito que se mues-

tra en la figura 3.1 y verifique que las conexiones estén correctas.

2. Una vez ensamblado el circuito,

LEDs monitores, fije la frecuencia del pulso de reloj con ayuda del potenciómetro Rl , de forma que la velocidad sea lo suficientemente lenta como para poder observar la secuencia de conteo del circuito.

3. Anote en una hoja de papel la secuencia que produce el contador, posteriormente, traduzca los nú- meros así obtenidos a su equivalente en decimal, notará que el resultado es una secuencia del O al 7 que se reinicia cada vez que se al-

aplique el voltaje de alimentación; canza el valor 11 1 binario ó 7 deci- observe las variaciones de los mal.

Diagrama esquemático para el contador de década Figura 3.2

Práctica 2: Construcción de un pos. Por eso a partir de este fascículo contador decimal. le proponemos que practique y mon-

te sus propios circuitos al mismo Objetivo tiempo. Como Ud. ya posee conoci- Construir un contador con display mientos suficientes, en el próximo

de siete segmentos. Nada mejor que capítulo le sugerimos el "montaje" de practicar armando sus propios equi- un completo frecuencímetro digital.

Figura 3.3 CPO NC Qo 0 3 GND 0 1 Q2

Diagrama de conexiones

NC- sin conexión interna

- CP1 MR1 MR2 NC VCC MS1 MS2

- Diagrama lógico

O = Número de PIN Vcc= PIN 5 GND = PIN 10

74LS90

Símbolo esquemático

V~~ = PIN 5 GND = PIN 10 NC = PlNS 4.13

Tabla de selección de modo 1 . RESET 1 "RELOJ 1 , SALIDAS

-

urs

Caracteristicas del codificador para display de 7 segmentos 74LS47 Figura 3.4 Diagrama de conexiones

Entrada

Caracler desplegado 4

Numerobinarioapl~cado -+ O 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

I !' 2 3 4 5 ; 6 ; 7 [ 8

B C LT B1IRBO RE1 D A GND

-. Diagrama lógico

/

Simbolo iogico

7 1 2 6 3 5~

a b c d e f g R E O

13 112 1 1 410 9 1 5 ;14 4 VCC = PIN 16 GND = PiN 8

Salidas

Tabla de verdad Entradas Salidas

-m

Mater-iales En esta práctica ensamblaremos el 1 potenciómetro de 1MQ tipo lineal (Rl) circuito de la figura 3.2. De izquierda 1 resistor de 1 kilohm a 1/2 watt (R2) a derecha tenemos un circuito de re- 7 resistores de 220 Ohms a 1/2 watt (R3, loj con frecuencia ajustable basado en

R4, R5, R6, R7, R8, R9) 1 capacitor de 0.OlpF (Cl) 1 circuito integrado 555 1 circuito integrado 74LS90 1 circuito integrado 74LS47 1 display de siete segmentos de ánodo

común como el ECG3052 1 tablilla para protoboard

un circuito integrado 555. La señal es aplicada a las entradas

de reloj del circuito contador de dé- cada 74LS90, los 4 bits de salida del contador se aplican al circuito codificador de siete segmentos 74LS47. Este circuito se encarga de entregar la salida adecuada para desplegar en

Caracterlstlcas del dfsplay d e anodo comun E C G 3052 4- - 1&3' 33r (4 T i )

19 63) ', ECG30S2 - Red

1. Segmen:~ A (c8todo) 2. Segnientc F (catodo) % A n ~ d o comúl 4 Si!i terminal 5. SI? tcrminsl 6 S i l conexión 7. Ssgm~n:o E (iatodo) 8. Segrileiw D (cáladu) 9. Punto decimal (catodo! 10. Segmento C (citodo) 11. Segmento G Icátodo) 12. Si!, terrnirlal 13. Segmento B Icátodo) 14. Anodo común

Figura 3.5

400" MAX (10

el display el número decimal equivalente al dato binario de salida del contador.

Procedimiento l. Las características para el circuito

contador de década se muestran en la figura 3.3.

2. Las características para el codificador de siete segmentos se muestran en la figura 3.4.

3. Finalmente, las características del display de siete segmentos se

4. Ensamble el circuito tal como se ilustra en la figura 3.6 y realice las conexiones cuidadosamente para evitar cortos circuitos o errores.

5. Una vez ensamblado el circuito aplique el voltaje de polarización de 5 voltios.

6. La velocidad de cambio del circui- to se controla mediante el poten- ciómetro R l , varíe la velocidad hasta comprobar que el circuito realice su cuenta correctamente. Si no sucede así, entonces revise sus

muestran en la figura 3.5 conexiones en la tablilla.

Al positivo d e la fuente

I

Diagrama pictórico para el contador de década Figura 3.6

Proyecto único: construcción de un Frecuencímetro Digital

Podemos definir a un frecuencí- metro como un contador de eventos cíclico, esto es, cuenta una serie de sucesos (los ciclos de la frecuencia que estamos midiendo), los presenta en un display, vuelve a cero y comienza a contar nuevamente.

En la figura 4.1 podemos ver un diagrama en bloques elemental de un frecuencímetro como el que aquí describimos.

En el primer bloque tenemos una etapa conformadora de entrada, que es la que adapta el mundo analógico al universo digital. Me explico: en un oscilador o amplificador que trabaje con radiofrecuencia las señales no son cuadradas, que son con las que se trabaja en los sistemas digitales, sino

eso se utiliza en la entrada un amplificador de señal de alta impedancia (para no cargar el circuito bajo prueba) acoplado a un Trigger de Schmitt, que es un circuito que empareja y re- gulariza las ondas para poder ingre- sarlas al contador digital. Si en la entrada del conformador inyecto una señal, por ejemplo, senoidal de 357kHz vuy a obtener a la salida una señal perf;ecmmente cuadrada de 357- Obtenemos aquí lo que nos interesa: cualquiera sea lo que tenga- mos a la entrada lo pasamos a onda cuadrada pero respetando fielmente la frecuencia de la señal, que es lo que pretendemos contar.

Luego de tener la señal en condiciones para ingresar al contador digital la hacemos pasar por una llave electrónica controlada por un reloj, que se abre a intervalos regulares, en

que pueden ser senoidale jor de los casos) o pueden tener formas complejas. Si las ingresamos directamente al contador no podría distinguir en ellas un patrón regu- lar. Tal vez no podría si- quiera contarlas, dado que probablemente haga falta amplificarlas. Para

(en el me- &te caso cada 1 segundo. Aquí tene-

Figura 4.1

DE ENTRADA

PUERTA 1 SEG SEGMENTOS

LATCH

Figura 4.2

mos el corazón del aparato: supongamos una señal de 3,567 ciclos (tres mil quinientos sesenta y siete ciclos), si abrimos la llave de paso por 1 segundo en el display aparecerá el nú- mero 3,567, que es la frecuencia, o sea, ciclos por segundo. Aquí podría- mos quedarnos tranquilos, pero hemos hecho una sola medida. Tene- mos que poner un sistema que luego de esta medida haga otra y otra y otra. Pensemos en el caso de una sin- tonía por la banda de 80 metros. (para esto fue diseñado), si midiéramos una sola vez sería engorroso porque al girar el dial buscando una frecuencia determinada habría que estar ma- nualmente tomando medidas a cada trecho y sería muy incómodo.

Es así que se intercala un sistema de reloj. Este se encarga de controlar secuencialmente las operaciones bási- cas para que el contador tome una medida después de otra, según se muestra en la figura 4.2.

En esta figura observamos un pulso de 1 segundo en estado alto que es el que abre la llave electrónica, dejando paso a las señales para contar. Un instante después vemos un pequeño pulso en estado alto denominado latch o cerrojo. Este pulso habilita el número que contó el contador para que pase al display. Ahora lo explica- ré con más detalle. Luego de éste vie-

ne otro pequeño pulso llamado reset o puesta a cero del contador y luego nuevamente vuelve el pulso de 1 segundo que habilita la llave. Suponga- mos por un momento que el latch no está conectado. En el contador obser- varíamos los numeritos ir moviéndo- se rápidamente aumentando hasta que termina el pulso de 1 segundo. Allí se quedarían quietos (y podría- mos ver la frecuencia) hasta que llegue el pulso de reset o puesta a cero, con lo que veríamos los numeritos ir- se a cero para, al abrirse nuevamente la llave, volver a verlos incrementán- dose rápidamente hasta la cifra final. Como pueden imaginar, esto es muy cansador para la vista. Es así que se intercala entre el contador digital y la presentación (los display de 7 segmentos) otra llave electrónica que se abre, dejando pasar los datos, cuando está alto el pulso de latch. El proceso ahora sería el siguiente: se abre la llave de entrada por 1 segundo y el contador cuenta los ciclos. Al cerrarse la llave de entrada y al haber terminado la cuenta, se abre la llave de latch y el resultado es presentado en el display. Pasado el instante la llave de latch se cierra y el resultado permanece fijo en el display. Aparece ahora el pulso de puesta a cero del contador, pero en el display permanece el resultado de la cuenta anterior, dado que la llave de latch está cerrada, e ignora todo lo que sucede detrás de ella, operando como si fuera una memoria temporal. Terminado el pulso de puesta a cero, luego de un instante vuelve todo a comenzar. Hace una nueva cuenta y

al próximo pulso de latch presenta el pleadas para este proyecto, cons- nuevo resultado, cambiando el ante- trúyalas por alguno de los métodos rior si fuera distinto. En este sistema, usuales. Para ello proceda según se lo que observamos es solamente el explicó en el fascículo 1 cuando se cambio de números en el momento trabajó en la elaboración de una del pulso de latch. Si la frecuencia es fuente de alimentación. siempre la misma no veremos enton- 2. Consiga todos los elementos nece- ces cambio alguno en el display. sarios, según dice la lista de mate-

riales, y asegúrese de encontrar un gabinete adecuado para el instru-

Materiales mento. 4 Displays de 7 segmentos cátodo común 3. Una vez que tenga todos los com- 4 Integrados CD45 1 1 ponentes y las placas de circuito 3 Integrados CD45 18 1 Integrado CD 4018 1 Integrado 74LS 132 1 Integrado 74LS90 1 Integrado CD4093 1 Integrado CD4011 1 Integrado CD 4040 1 Cristal de 3,57954SMI-I~ 2 Transistores BF199 2 Transistores BC548 S Diodos 1N4148 1 Integrado regulador 7805 6 Capacitores electrolíticos de 1 OpF x 16V S Capacitores ceránicos de .lpF 1 Capacitor cerárnico de 1 OpF 1 Resistencia de 220Q x 114 uratt 1 Resistencia de 47052 x 1/4 watt 28 Resistencia de lkQ x 114 watt 2 Resistencia de lk8 x 114 watt 2 Resistencia de 270052 x 114 watt 1 Resistencia de 4700R x 1/4 watt 1 Resistencia de 10W2 x 1/4 watt 1 Resistencia de 100WZ x 114 watt 1 Resistencia de 1MQ x 1/4 watt

Procedimiento 1. En las figuras 3 , 4 y 6 se muestran

las placas de circuito impreso em-

impreso perforadas con una broca de 1/32", entonces podrá comenzar el montaje.

4. Para insertar los componentes guíese por la mascarilla de cada placa. Use bases para los circuitos integrados y coloque éstos al final.

Fwncionamiento Para poder observar la frecuencia

que mide el contador digital tenemos que adaptarla a nuestros parámetros de lectura, esto es: los números del cero al nueve. Para poder "traducir" el lenguaje binario con el que se manejan los circuitos lógicos al de los nú- meros decimales, que usamos nosotros, existe el circuito integrado CD4511, que es un decodificador de BCD (decimal codificado en binario) con excitador para una presentación en display de 7 segmentos. Posee asimismo un latch incorporado.

El código BCD no es otra cosa que los números del cero al nueve codificados a binario. También lo llaman código 842 1. Veamos cómo es esto: el

circuito integrado tiene cuatro entradas, denominadas (luego de mucho pensar) A,B,C y D. Estas entradas tienen un peso determinado. Si mante- nemos las entradas a masa el display marca cero. Si aplicamos tensión a la entrada A (manteniendo las otras a masa) el display marca uno. Si damos tensión a la entrada B el display marca dos. Si conectamos la tensión a la entrada C marcaría cuatro y si repeti- mos el procedimiento en la entrada D el display presentaría un ocho. Hasta ahí viene bárbaro, pero:

Cómo hacemos para representar un tres, por ejemplo?

Simple, aplicamos tensión en las entradas A y B al mismo tiempo y tenemos A+B, o sea 1+2 y el display nos presenta un 3. En el caso del seis damos tensión a las entradas B y C, o sea 4+2 y en el del siete damos tensión a las entradas A,B y C simultáneamente, obteniendo la suma 1+2+4= 7.

Este circuito integrado incorpora un cerrojo coi1 memoria para las cuatro entradas, denominado latch, que fimciona de la siguiente manera: si la entrada LE (latch enable o habilita- ción de cerrojo) está en estado bajo (esto es cero volts o a masa), los datos que ingresamos por las entradas ARCD pasan directamente al display. Si de repente pasamos la entrada LE al estado alto (le damos tensión), no pasan más datos y el display mantiene visualizado el último dato que entró.

Así como utilizamos este integrado para traducir el lenguaje lógico digital al de los números que corrientemente

usamos, debemos utilizar algín otro para que nos traduzca, en este caso una sucesión de eventos (los ciclos de la frecuencia que queremos medir), al lenguaje de unos y ceros del código BCD que maneja el CD45 1 1. Este es un contador doble (esto es que hay dos contadores en un solo encapsulado) denominado CD4518. En este contador tenemos una entrada v cuatro salidas: A,B,C y D. Supongamos que en el primer instante las salidas se encuentran en cero y entra un pulso. Veremos que la salida A cambia de estado de cero a uno. Si lo conectamos a un CD45 1 1 observaríamos un 1 en el display. Al entrar el segundo pulso la salida A cae a cero y la salida B pasa a estado alto. En el display vemos ahora un 2. Al ingresar el tercer pulso la salida B se mantiene en estado alto y la acompaña ahora la salida A, teniendo en el display un 3, y así sucesivamente hasta el 9.

Veamos ahora el siguiente caso: supongamos que utilicé el contador y medí la cantidad de seis pulsos. El display marca seis y está todo bárbaro, pero he aquí que quiero realizar una nueva cuenta. Si la ingreso así nomás el display no me va a marcar 1 (que es el nuevo pulso que ingresé) sino que me va a marcar 7, porque lo sumó a los seis anteriores.

Cómo puedo hacer entonces para sepa- YLZY las cuentas y cuándo empiezo una nueva que amnque de cero?

Hay en estos contadores una entrada de reset (restablecimiento a cero) que al aplicarle un nivel alto hace que

"olvide" la cuenta anterior y pase todas las salidas a cero para poder comenzar una nueva cuenta. Nos falta ver el caso de conectar dos contadores 66 en cascada", esto es, uno después del otro, para que uno cuente las unidades y el otro las decenas, por ejemplo. La pata 6 del CD45 18, que es la salida D, de peso 8, se conecta a la pata 10 del mismo integrado, que es la entrada del contador siguiente. Aquí debo hacer una acla- ración: este contador tiene dos tipos de entrada; una que incrementa un número al detectar una transición de O a 1, deno- minada flanco ascendente, y otra entrada que responde a un cambio de estado de 1 a 0, que se denomina flanco deseen-

Contador y excitador de display

dente, y es la que estamos utilizando en este diseño.

~ P O T qué? Veamos el siguiente ejemplo: su-

pongamos que estamos contando hasta 99. En las unidades tenemos que va contando 7 (01 1 l), 8 (1000), 9 (1001). Si tuviéramos el contador conectado a la entrada de flanco ascendente, al llegar el número 8 la pata D se eleva de O a 1 enviando un pulso de cuenta al otro contador, por lo que en el display veríamos el número 18 al octavo pul-

so, cosa que no condice con la realidad. En el diseño actual tenemos el segundo contador conectado a la pata de flanco descendente, obteniendo el siguiente resultado: en el 7 (01 1 l), en el 8 (1000) no hay cambio, porque D subió de O a 1, en el 9 (1001) sigue todo igual y en el O (0000) tenemos que envía un pulso al segundo contador, porque D bajó de 1 a O, obteniendo en el display el número 10, que coincide con el décimo pulso de cuenta. Acuér- dense que los números en binario se leen DCBA.

Figura 4.4

Con esta introducción teórica a los contadores de cifras ya podemos ver la primera parte de este proyecto, que es un contador de dos cifras, cuya plaqueta vemos en la figura 3 . Este contador puede construirse en grupos de a dos, es decir, podemos contar de 00 a 99, de 0000 a 9999 o de 000000 a 999999 (en nuestro prototipo pensa- mos en un frecuencímetro de cuatro dígitos y así se muestra en la foto que sirve de presentación para esta nota). Para esto la plaqueta contadora tiene una conexión que se repite a cada tos-

tado, permitiéndonos conectar hasta tres o cuatro contadores "en cascada". Observamos que tiene una entrada- /salida de +12 Volts, que sirve para la alimentación; una entrada/salida de masa; una de reset, para su puesta a cero; la entrada de cuenta de pulsos; el Latch Enable, para habilitar el cerrojo y una de CAR (que significa acarreo) que paso a explicar en detalle en los siguientes párrafos.

Si miramos la plaqueta de la figura 4.3 desde arriba (lado componentes), podemos ver que del lado ' izquierdo hay un borne llamado ENT (entrada) que no se repite del lado derecho, pero que a la misma altura hay un borne llamado CAR (acarreo). Al conectar

en cascada dos o más plaquetas para obtener 4 o más dígi- tos de lectura la entrada es la de la primer plaqueta de la izquierda; el CAR de ésta se conecta a la ENT de la segunda y el CAR de la segunda a la ENT de la tercera y así sucesivamente si hubiera más con-

tadores. Asimismo debemos conectar las demás entradadsalidas.

Para un mejor entendimiento, en la figura 4.4 se puede apreciar el diagrama de circuito impreso correspondiente a dos dígitos del display.

Cuando uno inicia la cuenta en uno de estos contadores vemos que a cada pulso de entrada se incrementa un nú- mero en el display. Así hasta llegar al número 99. Al próximo pulso el contador marca 00 y envía por la salida CAR un pulso al contador siguiente, por lo que en el display (suponiendo que sea de cuatro dígitos) se leería el número 0100.

Si ingresamos otro tren de pulsos el primer contador volverá a llegar a los 99 y al próximo pulso vuelve a 00 pero envía otro pulso por CAR al segundo contador, mostrando el display entonces el número 0200. Como pueden observar, aquí hay dos reset diferentes: uno es el de los contadores, que por sí mismos vuelven a cero des- pués del número 9 y otro muy distin- to es el que acciono de forma externa, y es el que está marcado en la plaqueta como RESET. Supongamos que me aburrí de contar y me quedó en el display el número 2 546. Para reiniciar el contador aplico un pulso positivo

Curso práctico de ELECTRONICA DlGlTAL --

en RESET y vuelve a 0000, pero porque yo lo quise, no porque fuera una consecuencia lógica de la cuenta (des- pués del 9 viene el cero).

iPor qué el proyecto está dividido en varias pequeñas plaquetas y no en una grande?

Porque la idea es que estos aparatos sean montados por estudiantes, hobbystas y experimentadores con poca experiencia en la electrónica y en todos estos años he aprendido que a los problemas hay que limitarlos; esto es, que si un contador no funciona doy todas las herramientas para revisarlo y probarlo hasta descubrir el error. El equivocarse en el armado de una plaqueta es una de las mejores formas de aprender a analizar circuitos electró- nicos, pero una cosa es revisar una plaquetita de 5x7 cm con tres integrados, en la cual ya sé que ahí está la fa- lla que intentar arreglar un plaquetón de 15x20 cm donde probablemente no sepa ni por dónde empezar.

Con respecto al armado, recuerden que son dos plaquetas que se conectan entre sí con alambres que bien pueden ser los que sobran de las resistencias. Una de ellas va horizontal (la de los integrados) y la de los display va mon- tada vertical para facilitarnos la lectura. Tengan en cuenta que para CMOS van display de cátodo común.

Recuerden montar primero los puentes de conexión y presten aten- ción que hay uno debajo de los integrados CD45 1 1.

Luego van las resistencias, después los condensadores (cuidado con la po-

laridad) y por último los circuitos integrados.

Y hablando de pruebas, una vez armado el contador llega el momento de probarlo. Para empezar, hay que conectar externamente a la plaqueta una resistencia de 10m entre los bornes ENT y +12V Esto se hace para cargar la entrada con baja impedancia, dado que los integrados CMOS no pueden quedar con las patitas "al aire" dado que toman ruido del ambiente y pro- vocan funcionamientos aleatorios. Luego de esto conectamos la fuente de alimentación de 12V, el negativo a masa y el positivo a + 12V Ya en el display debe empezar a verse algo. Si tocamos con un cablecito entre + 12V y RESET debe marcar 00. Si con ese mismo cablecito tocamos ENT y MASA, con cada toque vamos a notar que se incrementa un número: 00, 0 1, 02 ... Si aumenta de a varios no se preocupen, es que a veces hace como unas chispas al conectarse y desconec- tarse y las cuenta a todas. Es lo que se llama rebote.

La etapa di entrada Pasamos ahora a la descripción de

la plaqueta más compleja. Esta consta de un amplificador conformador de señal de entrada y un sistema de relo- jería que brinda los pulsos de reloj, latch y reset para accionar los contadores y display, tal como se muestra en el circuito de la figura 4.5.

La señal a medir ingresa a la base de un transistor de alta frecuencia, en este caso usé un BF199, pero puede utilizarse también un BF494. Se amplifica

Fascículo 7. CONTADORES Y CIRCUITOS

y transfiere a otro BF199, cuyo colector está conectado a una serie de compuertas NAND upo 74LS 132, que se encargan de darle forma perfectamente cuadrada a las señales que entren al sistema.

El uso de estos integrados, de tecno- logía TTL (Transistor Transistor Lo- gic) obedece a que son muy rápidos. Tengan en cuenta que con este fre- cuencímetro debemos poder medir con comodidad el oscilador de batido del equipo QRP de 80 metros, que an- da por los 8MHz. Los integrados CMOS de la serie CD4XXX son muy económicos y trabajan con cualquier tensión, pero son lentos, no pudiendo contar más allá de los 3 ó 4MHz. Los integrados T T L son más caros y hay que alimentarlos con una tensión esta- bilizada de +5V, pero en el prototipo de este frecuencímetro han llegado a medir hasta los 3 1MHz. Vale la pena gastar un centavito más. Después de las compuertas NAND, con la señal ya puesta en forma, tenemos un integrado 74LS90, que divide la frecuencia a medir por diez.

~ P O Y qué es esto? Pues porqi

CMOS son lentos, en este caso luego de un divisor T T L una frecuencia de 8MHz S e transforma- ría en una de 800kHz, va-

como ya dijimos, los

lor perfectamente manejable para un dispositivo CMOS.

Lógicamente tenemos que adecuar el display a los cambios de resolución en la lectura, dado que se altera la pre- cisión del frecuencímetro, pero ese detalle lo dejo para el final.

Ahora tenemos una gama de frecuencias que es manejable por los CMOS, pero tenemos un problema: los T T L manejan 5 Volt, y los CMOS 12 Volt. Para solucionar este inconve- niente es que intercalamos entre la salida del 74LS90 y la entrada del mecanismo de relojería, que es CMOS, un transistor BC547, cuya base es excita- da con la salida de +5V del 74LS90 pero alcanza para enviarlo a la satura- ción aún con los +12V conectados a su colector. Así tenemos repetido en el colector con +12V las señales de entrada que tienen +5V

En la figura 4.6 mostramos la tercera y última placa de este proyecto, que reune las etapas de entrada del fre- cuencímetro. Ahora bien, habíamos explicado que para que el contador ac- túe hace falta una puerta de 1 segundo, luego de cerrarse ésta un pulso de latch para mostrar el resultado en el display y un pulso que vuelva a cero

- - Etapa de entrada y puesta en forma de la señal.

AVE CEE

d - Figura 4.6

los contadores, para comenzar todo una vez más. Les había comentado que este contador de frecuencias lo di- señé como visor de sintonía de un equipo QRP. Tuve en cuenta entonces que la puerta de un segundo era muy lenta para el caso de una sintonía continua, porque hace una medición cada dos segundos (un segundo para medir y otro segundo para los pulsos de latch y reset). Es así que escogí una puerta de 0,l segundo, lo que me permite hacer cinco mediciones en un segundo, logrando así suficiente rapidez en la visualización. Esto trae aparejada una reducción en la precisión del equipo, pero es aceptable en un equipo de ra- dioaficionado. En este caso, si estoy en una frecuencia de 3,566,923MHz, dado que ya dividí por diez en la entrada y le aplico la décima parte a la puerta de entrada (equivalente a dividir nuevamente por diez) tengo que en el display observo 03.566.9 MHz,

que como ya dije, es una precisión más que suficiente para un transmisor QRP o su fase de ajuste. Un detalle a tener en cuenta es que, teniendo presente a las personas que no poseen grandes recursos, si ven en la plaqueta de relojería dos salidas, una de 500Hz y otra de 50Hz, es porque doy la posibilidad, al que no tiene los medios de armar un contador con 6 dígitos, a medir megahertz con cuatro display, a saber: Si intento medir un oscilador de 7,482,600Hz con cuatro dígitos voy a ver en el display 482.6

Y nlLFntos megízhertz hay entonces? Simple, para este caso utilizamos

una puerta de 0,01 segundo, que es como dividir por cien en la entrada que ya está dividida por diez, lo que nos hace obtener en el display de cuatro cifras el número 7,482 cuando la entrada de reloj está en 500Hz (puerta de 0.01s) y el número 482.6 cuando

SALIDA Q1

A -. "

SALIDA Q3 l..." SALIDA Q4 --I

1 1 - - - -

SALIDA Q5 1 LATCH

RECET

100 rnS 1 APERTURA LLAVE 1 121 Iq Figura 4.7 Diagrama de impulsos de dock.

está en SOHz (puerta de 0.1s). Con un simple cálculo mental armamos la cifra 7,482,600, que la obtenemos con una precisión de 100Hz, más que suficiente para nosotros.

Paso a describir en detalle el sistema que utilizo para obtener la puerta y los pulsos de control. Es un viejo di- seño europeo que es, a mi criterio, el que mejor funciona. Consta de un integrado CD4018, que es un contador Johnson, que divide por diez los SOHz para obtener SHz, o sea, 5 cuentas por segundo. A esa frecuencia, la puerta de entrada permanece 0.lsegundo abierta y en el 0.1 segundo restante da los pulsos de latch y reset. La mejor forma de verlo es seguir paso a paso los estados del contador en la figura 4.7.

Ahora bien, para obtener los 50Hz (o 500Hz para medir megaciclos) es necesario partir de una frecuencia mucho más elevada y estable, para que al irla dividiendo aumente la preci- sión. Normalmente se utiliza un cris-

tal, que provee una oscila- ción precisa y sumamente estable conectado a una cadena divisora. Por ejemplo, para obtener 50Hz partimos de un cristal de SMHz y dividimos por 10 para obtener SOOkHz, a su vez por 10 para obtener SOkHz, otra vez por 10 para tener SkHz, de nuevo por 10 para sacar SOOHz y por último nuevamente por 10 para finalmente dis- poner los dichosos 50Hz.

Hemos tenido que emplear 5 diviso- res por 10, más el oscilador de cristal, se hace bastante engorroso y también mucho más caro. No hemos mencio- nado el problema de conseguir un cristal de SMHz, cosa bastante difícil.

NO seria ideal poder z~tilizar czd- quier cristal que disponga, por ejemplo, ti- rado en el taller o qzle pueda recuperar de una PC, video o TV viejo?

En este proyecto he utilizado el más común de todos los cristales, ese que sirve para NTSC y que sobra de todas las conversiones; el 3.579545M y paso a explicar cómo encajarlo en el diseño (vea la figura 4.8). Lo primero que tenemos que hacer es "estirar" la frecuencia de oscilación del cristal hasta un número entero. Para esto vemos que en el CD4011 que hace de oscilador hay un trimmer o compen- sador, que es un capacitor variable ajustable a tornillo. Con ese trimmer se ajusta a la frecuencia de 3,580,000Hz, que como ven, está ape-

Fiaura 4.8 + 1 2 ~

CRISTAL

Oscilador, divisor programable y salida de dock

nas 455 H z más arriba que la frecuencia de trabajo del cristal. Para este ajuste es imprescindible que un amigo nos preste un frecuencímetro o podemos "batirlo7' con un receptor de ra- dioaficionado con sintonía digital. Es- to es, acercamos la antena del receptor al oscilador, sintonizamos 3.580.0 en C W y ajustamos el trimmer hasta que justo allí no se oiga ningún chiflido.

Tenemos ahora 3,580,000Hz y tenemos que obtener 50Hz. Debemos hacer un divisor por 7 1,600.

2 Cómo hacemos? Empezamos utilizando un CD4040

conectado para dividir por 7 16, obteniendo hasta aquí 5 , 0 0 0 ~ ~ . A esta frecuencia la ingresamos a un doble divisor por 10 "CD45 18" obteniendo una salida de 500Hz para contar megaciclos (si hiciera falta) y la di- chosa frecuencia de 50Hz a la salida del último divisor. Si qui- sieran conectar algún otro cristal o incluso hacer algún experi- mento con frecuencias extrañas les explicaré en detalle cómo es

el uso del CD4040 como divisor programable.

Para los que van a utilizar cuatro display y necesiten conmutar la frecuencia de clock, recuerden que deben instalar una llave doble inversora de la siguiente mane-

-

ra: El punto medio de una de ellas va a la entrada CLK del CD4018 (pata 14). Una va a la salida 500Hz del CD4518 (pata 10) y otra va a la salida 50 H z del mismo integrado (pata 14). El otro punto medio va a una resistencia de lki2 y ésta a su vez a +12V Los extremos van a las conexiones dp (decimal point) del display, de forma que los puntos aparezcan en el lugar correcto cuando mide MHz (en SOOHz) que se vería, por ejemplo, 5,937 y cuando mide kHz (en 50 Hz) vgr. 937.2. Para los que van a utilizar seis o más dígitos directamente unan con un cable la pata 14 del CD45 18 con la pata 14 del CD4018 (figura 4.9).

DE !A ETAPA DE E N W . Figura 4.9

SALIDA r D A x o w A m R a. -3

MASA Etapa generadora de pulsos de cuenta, latch y reset.

LA ELECTRONIC & ' *\: P

":

DIGITAL A GRAN ESCALA

" ....

1 Capítulo ..... ."." - --.--.-m

LOS SISTEMAS

QUÉ SON LOS SISTEMAS MICROPROCESADOS

En los fascículos anteriores de la presente obra, se han descrito los elementos, dispositivos o bloques funcionales que son la base de la electró- nica digital moderna.

Por ello, ya sabemos que éstos pueden utilizarse de manera independiente, interactuando con sistemas electrónicos de tipo lineal, o forman- do sistemas híbridos.

Sin embargo, el desarrollo de los elementos digitales ha llevado a formar un sistema de mayor complejidad, el cual puede utilizarse para realizar una cantidad infinita de tareas distintas, estos elementos son conocidos como sistemas de microprocesadores o computadoras.

Una computadora es un sistema microprocesado que puede utilizarse en muchas aplicaciones distintas sin tener que cambiar las partes electró-

nicas funcionales, pues la máquina puede programarse; es decir, en ella se puede introducir una serie de instrucciones precisas, con las cuales puede desarrollar una tarea específi- ca. Lo anterior permite que, para la solución de distintos problemas, no se requiera un circuito especial para cada uno; por el contrario, con el mismo circuito, pero con un programa específico, se pueden solucionar varios problemas.

Los sistemas de microprocesadores están más cerca de usted de lo que se imagina. Piense, por ejemplo, en un estéreo de discos compactos; el control de las operaciones mecánicas y electrónicas que realiza para producir la música, se lleva a cabo mediante un sistema de las características que se mencionan. Los automóviles modernos controlan la mayoría de sus funciones mediante el uso de un procesador central; en la actualidad, hasta las lavadoras de ropa cuentan con sis-

temas de microprocesadores para controlar los ciclos de lavado.

Actualmente es muy fácil encontrar computadoras de todos tamaños y características realizando una gran cantidad de tareas, en las que el microprocesador tiene mucho que ver. Y es que los microprocesadores son co-

Estructura básica de una computadora digital

CPU (unidad central de procesamiento)

mo un pequeño cerebro, capaz de tuye la circuitería integrada confor realizar un conjunto de tareas asigna- das preestablecidas, dependiendo del sistema en donde se desarrollen; al- Lgunas veces son necesarios varios microprocesadores para realizar las fün- ciones completas de un sistema.

Es importante aclarar que aunque la computadora es un medio por el cual se pueden realizar una gran cantidad de tareas, en realidad, por sí sola no es más que un conjunto de circuitos digitales, y que sin la inteligen- cia necesaria (programas y datos que comandan las operaciones que ha de realizar la máquina) no podría operar; de ahí la importancia de entender cómo es que opera una computadora digital (figura 1.1).

INTRODUCCI~N A LOS MICROPROCESADORES

Los microprocesadores (pP) y las microcomputadoras (pC) son máqui- nas digitales sincrónicas. En el presente trabajo se tratarán sus dos aspectos básicos. El primero, lo consti-

mada por la Unidad Central de Pro- ceso (CPU, por sus siglas en inglés), la memoria, los puertos de ENTRA- DMSALIDA (EíS), el reloj y la cir- cuitería lógica de control conocida como mecamática (hardware).

El seaaundo aspecto, es la progra- mación del hardware para realizar tareas de control (software) Esta pro- gramación está orientada al lenguaje de máquina directamente y a través de un lenguaje de muy bajo nivel (en- samblador)

Hardware El hardware está compuesto por

circuitos integrados (IC, por sus siglas en inglés) de muy alta densidad y prácticamente uno por cada bloque básico, es decir: U n IC para la CPU, otro para la Memoria de Acceso Aleatorio (RLVM, por sus siglas en in- glés), uno más para la Memoria de Sólo Lectura Programable (PROM, por sus siglas en inglés), otro más para los puertos de E/S paralelos y, finalmente, uno para los puertos de E/S seriales.

7 B CPU - Unidad Central de Proceso ALU - Unidad Aritmética y Lógica

Figura 1.2 Diagrama a bloques bhsicos de un c~tz i ,wt&~r f$igi$&.

DEFINICIONES PRELIMINARES El programa se almacena en la memoria interna del computador antes

Computador digital de ser ejecutado. El computador digital es una má- El computador digital consta bási- -

quina de proceso de información al camente de los bloques mostrados en cual se le debe proporcionar un con- la figura 1.2. Un microcomputador junto único de instrucciones (progra- (pC) es un dispositivo que utiliza un ma) para el trabajo que deba ejecutar. microprocesador como Unidad de

/--- -'-y Figura 1.3

Interrelación entre la CPU v el uP

o de ELECTRONICA DlGlTAL .- .- ." ". .." .- . .,.-.e ....

Proceso Central. Es una máquina que procesa números binarios (datos) siguiendo una secuencia organizada de pasos (programa). A cada paso de la secuencia se le llama instrucción. La Figura 1.3 ilustra las definiciones anteriores.

Las microcomputadoras son má- quinas con las siguientes característi- cas:

l . Medio de entrada a través del cual se introducen las instrucciones y los datos.

2. Memoria desde la cual, los datos e ins- tmcciones pueden ser obtenidos por el CPU (pP) y donde se pueden almacenar resultados parciales y $nales, esto es, Memoria de Acceso Aleatorio (RAM, por sus siglas en inglé9 Otra sección de la memoria está compuesta por código f Z - jo, llamada Memoria de Sólo Lectura (ROM, por sus siglas en inglé9.

3. Sección de cálculo la cual debe ser capaz de realizar operaciones aritméticas y ló- gicas sobre cualquier dato tomado de la memorza.

4. Capacidad de decisión por medio de la cual se pueden seleccionar cursos alternos de acción basándose en resultados calcu- lados.

5. Medio de salida por medio del cual se en- treguen al usuario los resultados.

Las máquinas que satisfacen estas condiciones se les conoce como computadoras con arquitectura HARD- VARD. Si además de estas condiciones, las instrucciones se almacenan en la misma forma que los datos (cada uno igualmente accesible a la sección de cálculo de la pC), entonces las ins-

trucciones se pueden tratar como datos y la máquina puede modificar sus instrucciones.

A tal máquina se le conoce como computadora clase VON NEW- MAN o PRINCETON.

El diseño de todos los pC se basa en 4 bloques:

a. Dispositivos de entrada b. Memo* c. Microprocesador d. Dispositivos de salida

Las arquitecturas de los pC más sobresalientes, en donde se muestran los grupos de líneas interconectados a los bloques básicos, se presentan en la figura 1.4, donde:

MDB = Bzls de Datos de Memoria MAB = Bus de Dirección de Memoria MAR = Reg-zStro de Dirección de Me-

moria A L U = Unidad Aritmética y Lógica MDR = Registro de Datos de Memoria

Las operaciones del pC son sincro- nizadas por un oscilador (reloj). Se requiere de un cierto número de pulsos de reloj para efectuar las pruebas que se especifican en una instrucción. Un ciclo de instrucción consiste de uno o más ciclos de máquina. Duran- te un ciclo de máquina se realizan los siguientes subciclos:

1 . Subciclo de búsqueda (fetch subcycle). El pP proporciona la di- rección de una instrucción residente en memoria a través del MAB.

1 a tra

Figura 1.4

i I

BUS DE CONTROL

1 BUS DE ENTRADAISALIDA

4 A Y

ENTRADA

~r~uitecturas más sobresalientes de rnícroeomputadorac

La unidad de memoria decodifica 2. Subciclo de ejecución (execution la dirección y el contenido de ésta se subcycle). La instrucción se decodifi- transfiere al MDR. ca y posteriormente se ejecuta.

En este caso, el pP lee el contenido La figura 1.5 muestra una secuen- de la dirección. cia típica de estos subciclos.

RELOJ Figura 1.5

-"CX 1e101I Secuencia tlpíca de íos subciclos de búsqueda y cddt

Proceso de palabras de instrucción y palabras de datos. Durante un ciclo de instrucción se procesan dos tipos de palabras:

- Palabras de instrucción - Palabras de datos

Proceso de palabras de instrucción. La figura 1.6, muestra el diagrama de bloques de las palabras de instruc- ción, mostrando los pasos requeridos entre los distintos elementos del microprocesador y la memoria. Duran- te un ciclo máquina se efectúan las siguientes operaciones:

l . Al inicio del ciclo, el contenido del PC se coloca en el M R .

2. El contenido del M R se tran$e7pe a través del M B a la ~remoria. La wze-

mo7-ia decodzfica la dirección enviado. 3. Se lee la instrzmión desde la íwe.mo-

ria (vía M D B hacia el MDR) 4. La instrucción se colocg en el ~eg?s-

tro de instrzmión IR. 5. La instrucción es decodzficada por el

decon'jkador de instrzmión. 6. Ejecución de la i n ~ t r u ~ ~ i c í n . 7. El PC se incre7nenta o desactiva de

acuerdo a la instmcción que se estk ejeczl- tando.

Pila de datos (stack). Cuando sucede una interrupción, deseamos que después de atenderla, el progranla continue su ejecución donde se que- dó. Para lograr esto, es necesario que todos los registros internos del pP se almacenen en memoria y a esta área se le llama stack.

Después de atender la interrup-

Proceso de pafafiras de instrucción Figura 1.6

Curso práctico de E LEC T R O N -

N líneas de ENTRADA

Figura 1.7 + ----+ ____j

Lineas de entrada y salida de un mícropracesa

ción, sacamos del stack los valores de los registros del pP.

Con esto, reanudamos el programa en la instrucción en que se suspendió.

Esta fue una descripción general de un pC, en la práctica se debe tomar en cuenta que cada pC tiene su propia organización, la cual combina o expande las características descritas con anterioridad.

Microprocesador ideal Es un dispositivo digital que acep-

ta datos desde cualquier número de líneas de entrada, procesa los datos de acuerdo al dictado de un programa almacenado en memoria y produce cualquier número de señales de salida como consecuencia del proceso de datos, como lo muestra la figura 1.7.

Las señales que se aplican a las 1í- neas de entrada se les conoce como datos de entrada. Éstos pueden venir de interruptores (switches), sensores, convertidores A/D (Analógico / Di- gital), teclado o cualquier tipo de dispositivo de entrada. Dentro del pP ideal reside el programa, el cual es un conjunto de instrucciones secuencia-

les que determinan cómo será proce- sado el dato de entrada y qué infor- mación será enviada a las líneas de salida como consecuencia del proceso de las entradas.

Las líneas de salida se pueden conectar a actuadores, indicadores, convemdores D/A, impresoras, alar- mas, etc.

En cualquier tiempo, los niveles lógicos en las líneas de salida del microprocesador se determinan por 2 factores:

- La bbtmik cmnpleta de las señales de entradu al pP

- EIpgrrnna almacenado en el pP

M w a d o r real Debido al número limitado de pa-

tas (pines) disponibles en cualquier circuito integrado práctico, el pP no contiene N líneas de entrada y M 1í- neas de salida tendientes a a (alfa)

Para la mayoría de los microprocesadores N = M

Este número se conoce como el ancho de la trayectoria de datos o longitud de la palabra del pP. Al gru-

I

iip S EIS

LINEA DE E CONTROL

RNV

DB SIN MÚLTIPLEXAR DB MULTIPLEXARO

Figura 1.8 Bus de datos sin múltiplexar y muitiplexado

po de líneas utilizado para transferir Eienzplo: datos hacia/desde el pP se le conoce como bus de datos.

Bus de Datos @B) Una de las limitaciones prácticas en bus de se más severas de los pP es el número de

pueden en las patas disponibles en un circuito inte- notaciones: * I

grado (IC, por sus siglas en inglés) BINANO. IVÚME- económico. Por esto el bus de datos

R 0 2 O NÚMERO~, (subíndice 2 o (DB, por sus siglas en inglés) es bidi-

B) para indicar que el dato es binario. reccional (multiplexado), como se b. OCTAL. Agrupamos la informa- muestra en la figura 1.8.

ción de derecha a izquierda de 3 en 3. Usaremos la letra O para octal. Bus de Dirección

El microprocesador ideal contiene Eiemplo: memoria interna ilimitada, los pP 01000112 = OIOOO1llB reales contienen memoria finita. Por O1,00O,11l2 = 1070 lo tanto, el pP real contiene memoria

externa, como se muestra en la Figu- c. HEXADECIML. Agrupamos la ra 1.9.

información de 4 en 4 de derecha a El pP debe ser capaz de almacenar zquierda. Usaremos la letra H: o recuperar información de esta me-

Figura 1.9 Mícroprocesador real con memoria externa

moria. Al proceso de almacenar in- formación en memoria se conoce como escritura a memoria.

Al proceso de recuperar informa- ción de la memoria se le conoce como lectura de memoria. El pP real contiene un grupo de líneas, bus de dirección, AB para acceder a las localidades de memoria.

El conjunto de localidades de memoria que un pP puede acceder di-

cio de memoria y se expresa en kpa- labras:

1 kPIlrpbra 21° palabras 10.24 palabras.

Recalcando que una de las limitan- tes de los encapsulados económicos es el número de patas, en algunos microprocesadores los buses de direc- ción y de datos están multiplexados. Por ejemplo, los INTEL 8086 y

rectamente se le conoce como espa- 8088.

ria

Existen dos tipos de argani2acir)n:

Tal como aparece en el Bus de Exiien dos métodos: direcciciai - Lineal

0 - Paginación C

Existen dos rn4todoc: Corno la %r?" el programador - SegmentaciOn de ensambkdor - Paginación lógica

La disbincldn es importante en aplicaciones rnuHiusuarías

MEMORIA PRINCIPAL

UNIDAD CENTRAL UNIDID AWI- TERMlMAl DE PROCESO NISTRIDORA

DE LA YEYOIaLL E

Figura 1.1 0 Organización Físfc~ y i . h p k ~ de la memoria.

Bm de Conwol El microprocesador real contiene

un conjunto de líneas que sirven para controlar la circuitería externa del PP. Al conjunto de estas líneas se les conoce como bus de control.

B m de Alimentación Sirve para proporcionar el voltaje

de referencia de la lógica binaria del pP. Los valores más comunes son:

- GND = OV - VCC= J V

Registros Internos Los registros internos del micro-

Procesador real se utilizan para almacenamiento temporal de datos e instrucciones. Los más comunes son:

- Apuntador de segmentos - IR Registro de Instrucción - FR Registro de estado de las B~nderas

de la ALU

Memorias Existen dos tipos de organización,

tal como se observa en la figura 1.10 Los tipos de memoria semicon-

ductora disponibles actualmente para los pC se resumen en la tabla 1. l.

La memoria volátil tiene la carac- terística de que pierde la información almacenada cuando se desactiva la fuente de poder (la celda de almacenamiento es un multivibrador biesta- ble).

La memoria no volátil retiene la información después de que se desactiva la fuente de poder (La celda de

- MDR Registro de Datos de Memoria almacenamiento es un dispositivo de - M R Registro Dirección de Memorid conmutación con un fusible como - Aczmmladores elemento programable). - Registros de indice En el siguiente capítulo veremos - Apuntadores de la pila de datos este tema con mayor detenimiento.

Tabla 1.1 1

- PROGRAMADA POR EL FABRICANTE

( - NO aWRABtES

- PROGRAMADA POR EL USUARIO

BORRABLES ( EAROM POR PULSOS

i "'"" " POR LUZ UV

Una ventaja importante de los sistemas digitales sobre los analógicos es su capacidad de memoria para almacenar fácilmente grandes cantidades de información digital por perio- dos cortos o largos. Esta ventaja es la que hace que los sistemas digitales sean tan versátiles y adaptables a muchas situaciones.

Memoria interna En una computadora digital, por

ejemplo, la memoria interna almacena instrucciones que le indican qué hacer en todas las circunstancias posibles, de manera que la computadora realiza su trabajo con una mínima cantidad de intervención humana.

Actualmente, adelantos en la tec- nología de LSI y VLSI han hecho posible contar con grandes cantidades de flip-flops en un solo circuito integrado y dispuestos en diversos forma- tos de memoria. Estas memorias de semiconductor bipolares y MOS son los dispositivos especializados más veloces de que se dispone y su costo

ha venido disminuyendo continua- mente, a medida que se mejora la tec- nología de los LSI.

Pero los datos digitales también pueden almacenarse como cargas en capacitores, un tipo muy importante de memoria de semiconductor son las llamadas memorias dinámicas (cons- truidas generalmente con transistores de efecto de campo), mismas que hacen uso de este principio para obtener almacenamiento de alta densidad a niveles bajos de energía.

Las memorias de semiconductor se utilizan como el almacén temporal de datos de una computadora (figura 2.1); en cuyo caso, la rapidez de la operación es importante.

1 Figura 2.1

La memoria interna o de trabajo DEFINICIONES PRELIMINARES de la computadora está en comunica- ción constante con la unidad central El estudio de los dispositivos y sis- de procesamiento (CPU, por sus si- temas de memoria tienen tanta ter- glas en inglés) mientras se está ejecu- minología, que muchas veces abruma tando un programa de instrucciones. al estudiante o al lector. Antes de ini- En ese lapso, el programa y cualquier ciar cualquier estudio amplio de las información usada por éste, general- memorias, sería útil que tuviera a la mente son almacenados en la memo- mano el significado de varios térmi- ria interna. nos básicos. También se definirán

otros términos nuevos, a medida que aparezcan en el capítulo.

Memor-ia auxiliar Otra forma de almacenamiento en Celda de memoria: se conoce

una computadora se efectúa con la como celda de memoria a los disposi- memoria auxiliar, la cual está separa- tivos o circuitos electrónicos que se da de la memoria interna. Dicha me- utilizan para almacenar un solo bit (O moria, llamada también de almacena- ó 1). Algunos ejemplos de celdas de miento masivo, tiene capacidad para memoria son los flip-flops, un capaci- guardar enormes cantidades de datos tor con carga, y un solo canal en cin- sin necesidad de que haya corriente ta o en discos magnéticos. eléctrica; funciona a una velocidad Palabra de memoria: se define mucho más lenta que la memoria in- la palabra de memoria a un grupo de terna, ya que integra elementos me- bits (celdas) en una memoria que re- cánicos, eléctricos y electrónicos; en presenta instrucciones o datos de al- ella se almacenan programas y datos gún tipo. Por ejemplo, un registro que en ese momento no se utilizan en que consta de ocho flip-flops puede la CPU. considerarse como una memoria que

Esta información se transfiere a la almacena una palabra de 8 bits. El ta- memoria interna cuando la computa- maño de las palabras en las computadora la necesita. doras modernas varía de 4 a 64 bits,

Las memorias auxiliares comunes según la dimensión de la computado- son los discos magnéticos, la cinta ra. magnética y los discos ópticos CD- Byte: es un término especial que ROM. se usa para designar una palabra de 8

Haremos un análisis más detallado bits, que es el tamaño de palabra más de las características de estos disposi- común en las microcomputadoras. tivos de memoria, después de que de- Ca~acidad: es la forma de espe- finamos algunos de los términos más cificar cuántos bits pueden almace- importantes que son comunes a mu- narse en un dispositivo de memoria chos sistemas de memoria. particular, o bien, en un sistema de

mehoria completo; es decir, si tenemos una memoria que puede almacenar 4096 palabras de 20 bits, esto representa una capacidad total de 81920 bits ó 4096 x 20. Cuando se expresa de esta manera, el primer nú- mero (4096) es el número de palabras y el segundo (20) es el número de bits por palabra (tamaño de la palabra). El número de palabras contenidas en una memoria a menudo es un múlti- plo de 1024. Es común utilizar la de- signación " 1K" para representar 1024 bits (vea el capítulo 1 de este fascículo), cuando nos referimos a la capacidad de la memoria. Por tanto, una memoria que tiene una capacidad de almacenamiento de 4K x 20, es en realidad una memoria de 4096 x 20. El desarrollo de memorias grandes ha dado origen a la designación de " 1M" O "1 Mega" para representar a 1048576. Es así como una memoria que tiene una capacidad de 2M x 8, en realidad tiene una capacidad de 2097152 x 8.

Nibbles: por regla general, las memorias almacenan datos en unidades que tienen de 1 a 8 bits. La unidad más pequeña de datos binarios es el bit. En muchas aplicaciones, los datos se manejan en una unidad de 8 bits llamada byte, o en múltiplos de 8 unidades. El byte puede dividirse en dos unidades de cuatro bits, llamadas nibbles. Una unidad completa de in- formación se denomina palabra y consiste generalmente de uno o más bytes (aunque un grupo de menos de ocho bits puede también constituir una palabra).

Densidad: es otro término utilizado para capacidad de almacenamiento, cuando se dice que un dispositivo de memoria tiene mayor densidad que otro, significa que puede almacenar más bits en la misma cantidad de espacio, es decir es más densa.

Dirección: es un número que identifica la localidad de una palabra en la memoria. Cada palabra almacenada en un dispositivo de memoria o sistema de memoria, tiene una direc- ción única. Las direcciones siempre se especifican como un número binario, aunque algunas veces se utilizan números octales, hexadecimales y decimales por conveniencia (figura 2.2).

<)Deración d e lectura: es aquella acción por medio de la cual la palabra binaria almacenada en una localidad (dirección) específica de la memona es captada y después transferida a otro dispositivo.

Extracción: la operación de lectura a menudo se conoce como ope- ración de extracción (fetch), ya que se xtrae una respuesta de la memoria.

Figura 2.2 agriización de una memoria sencilb de ocho localidades

DirecOó n Informació n

m 00000000

001 0000001 o

O10 10010100

o1 1 1 1 100000

100 10001 O00

101 11111111

110 0010001

111 10001 1 O0

Localidad de f Datos memoria almacenados

Fascículo 8. LA ELECTRONICA DlGlTAL A GRAN ESCALA

Pueden ser utilizados ambos térmi- nos indistintamente.

Operación de escritura: es la acción por medio de la cual se coloca una nueva palabra en una cierta localidad específica de la memoria. Tam- bién se le llama operación de almacenar. Siempre que una palabra nueva se escribe en una localidad de la memoria, ésta reemplaza la palabra que se encontraba anterior~nente.

T i e m ~ o de acceso: es una medida de la velocidad de operación del dispositivo de memoria; es decir, es la cantidad de tiempo que se requiere para realizar una operación de lectura. En términos más específicos, es el tiempo que transcurre entre la recep- ción de una nueva dirección en la entrada de la memoria y la disposición de los datos en la salida. El símbolo tACC se usa para designar el tiempo de acceso.

Memoria volátil: se conocen como memorias volátiles a cualquier tipo de memoria que requiere la apli- cación de energía eléctrica a fin de almacenar información . Si se retira la energía eléctrica, toda la información almacenada en la memoria se perde- rá. Muchas memorias de semicon- ductores son volátiles, mientras que todas las memorias magnéticas no lo son, lo que significa que pueden almacenar información sin necesitar potencia eléctrica.

Memoria de acceso aleatorio (RAM): es un tipo de memoria en la cual la localización física real de una palabra de la memoria no tiene efec- to sobre el tiempo que se tarda en

leer de esa localidad o bien escribir en ella. En otras palabras, el tiempo de acceso es el mismo para cualquier dirección en la memoria. La mayoría de las memorias de semiconductor son tipo RAM.

Memoria de acceso secuencia1 (SAM): el tiempo de acceso no es constante, sino que varía según la localidad de la dirección. Así, cierta palabra almacenada es hallada por suce- sión a través de todas las localidades de direcciones hasta que se llega a la dirección deseada. Esto produce tiempos de acceso que son mucho más largos que los de las memorias con acceso aleatorio. Algunos ejemplos de dispositivos de memoria con acceso secuencial son la cinta y el disco magnéticos.

Memoria de lectura v escritura (RWM): este tipo de memorias permite, de igual manera, tanto la escritura de datos como la lectura de los mismos, ambos con la misma facilidad.

Memorias sólo de lectura (ROM): son una extensa clase de memorias de semiconductor diseñadas para aplicaciones donde la propor- ción de operaciones de lectura a spe- raciones de escritura es muy alta. En términos técnicos, en una ROM sólo puede escribirse (programarse) una sola vez y esta operación normalmente se efectúa en la fábrica. Posterior- mente, la información sólo puede leerse de la memoria. Existen otros tipos de ROM en las que puede escribirse más de una vez, pero la opera- ción de escritura es más complicada

almacena los datos aún cuando se desconecte la energía eléctrica.

Dispositivos de memoria está- tica: son dispositivos de memoria de semiconductor en los cuales los datos almacenados se quedarán permanentemente guardados en tanto se aplique energía, sin necesidad de escribir los datos periódicamente en la memoria.

Dispositivos de memoria diná- mica: son dispositivos de memoria de semiconductor en los cuales los datos almacenados no se quedarán permanentemente guardados, aún con energía aplicada, a menos que los datos se reescriban en forma periódica en la memoria. Esta operación se conoce como operación de "refresh".

Memoria interna: también recibe el nombre de memoria principal o memoria de trabajo de la computadora. En ella se guardan las instrucciones y datos sobre las cuales trabaja la CPU.

Es la memoria más rápida del sistema de cómputo y siempre es una memoria de semiconductor.

Memoria secundaria: también se le conoce como memoria auxiliar. Almacena grandes cantidades de in- formación externa en la memoria interna de la computadora. Es más lenta que la memoria interna y siempre es no volátil. La cinta y el disco mag- néticos son los más comunes de esta clase de memoria.

diferente en su operación interna, hay ciertos principios básicos de ope- ración que son los mismos para todos los sistemas de memoria. Conocer estas ideas básicas nos ayudará en el estudio de los dispositivos de memorias individuales.

Todo sistema de memoria requiere varios tipos de líneas de entrada y salida para desempeñar las siguientes funciones:

l. Seleccionar la dirección de la memoria a la que se quiera tener acceso para una operación de lectura o escritura.

2. S e k c . r una operación, ya sea de lectura o & esmrntura para ser efectuada.

3. PmpmtÚl9tar los datos de entrada a ser al711~1tcnadOs en la memoria durante una operación de escritura.

4. Retener ios datos de salida que vienen de la memona durante una opera- ción de l e m a a

5. Habilitar (o deshabilitar) la memoria de manera que responda (o no) a las entradas de dirección y al comando de Zec- tura/esm-tura-

Ahora bien, como una memoria al- ,macena datos binarios, los datos deben introducirse a la memoria y extraerse de ésta cuando se requiera:

La operación de escritura introduce datos en una dirección especz@a en la memorza.

La operación de lectura extrae datos

Fascículo 8. LA ELECTRONICA DlGlTAL A GR

Diagrama a bloques de la estructura de una memoria La diagonal sobre

1 1 la línea indica que

+-71-* Bus de datos

se trata de varias líneas conductoras

Fiaura 2.3 Selección 1 de (leer) (escribir)

de una dirección especzpca en la memoria.

La operación de direccionamiento, que es parte de las operaciones de escribir y lee? selecciona la dirección de memoria especzpca.

Los datos penetran a la memoria durante una operación de escritura y salen de ella durante la operación de lectura, en un conjunto de conducto- res llamados líneas o Bus de datos; este puede ser bidireccional, lo que significa que los datos pueden ir en cualquier dirección, hacia la memoria o fuera de ésta (figura 2.3).

En el caso de una memoria organizada en bytes, la barra de datos tiene ocho líneas, de tal suerte que todos

la dirección apropiada. El número de líneas en el Bus de dirección depende de la capacidad de la memoria. Por ejemplo, un códi- go de dirección de 4 bits puede seleccionar

16 localidades (24) en la memoria, un código de dirección de 8 bits puede seleccionar 256 localidades (28) en la memoria y así sucesivamente.

EsmCTZtura La operación de escritura básica se

ilustra en la figura 2.4. Para almacenar un byte de datos en la memoria, se coloca un código almacenado en el registro de dirección en el Bus de direcciones. Una vez que el código de dirección está en el Bus, el decodificador de dirección descodifica la di- rección y selecciona la localidad espe- cífica en la memoria. La memoria adquiere enseguida una orden de escribir y el byte de datos almacenado en el registro se coloca en el Bus de da- -

los ocho bits en un byte seleccionado de datos se Operación de escritura en memoria

transfieren en paralelo. También, para una ope- ración de escritura o lec-

do un código binario que represente la direc- ción deseada en un conjunto de líneas llamado Bus de dirección. El có- digo de dirección se des-

- , tura, debe seleccionarse Bus de una dirección, colocan- direcciones

_I i

Bus de datos

codifica y se selecciona Figura 2.4

Operación de lectura en memoria

Bus de direcciones

Figura 2.5

Decodificador Arreglo de memoria

F-m Palabra 4

4 4

Bus de datos

tos y se almacena en la dirección de memoria seleccionada, completando así la operación de escribir. Cuando se escribe un nuevo byte de datos en una dirección de memoria, el byte de datos anterior almacenado en esa di- rección se destruye.

Lectuva En la figura 2.5 se ilustra la opera-

ción de lectura básica. Nuevamente se coloca un código almacenado en el registro de dirección, en el Bus de direcciones. Una vez que el código de dirección está en el Bus, el decodificador de direcciones decodifica la di- rección y selecciona la localidad especificada en la memoria. La memoria adquiere luego una orden de leer y se coloca una copia del byte de datos que está almacenado en la dirección de memoria seleccionada en el Bus de datos y se carga temporalmente en el registro de datos, completando así la operación lectura. Cuando se lee un byte de datos de una dirección de memoria, permanece también alma-

cenado en esa dirección y no se destruye.

En la figura 2.6 se ilustran las funciones básicas en un diagrama simplifi- cado de una memoria que almacena 32 palabras de 4 bits. Como el tamaño de palabra es 4 bits, hay

cuatro líneas para el Bus de datos indicadas como Do a D3.

Dado que esta memoria almacena 32 palabras, tiene 32 diferentes localidades de almacenamiento y, por consiguiente, 32 diferentes direcciones binarias que van desde 00000 a 11 11 1 (O a 3 1 en decimal). En consecuencia, hay cinco entradas para direcciones, desde Ag hasta A+

Para tener acceso a una de las localidades de memoria, ya sea para leer su contenido o escribir en ella, es necesario enviar a iravés de las entradas

Diagrama de una memoria RAM típica

Memoria 32x4 l

Bus de 4 A2 3 2 x 4 Bus de direcciones , datos

i

Habilitación Figura 2.6 : : de memoria

de direcciones, la dirección de 5 bits que no responda a las otras entradas. que corresponde a la localidad de in- Esta hnción se representa en la figu- terés. En general, se requiere de "n" ra 2.6 con la entrada "habilitación de direcciones de entrada para una me- memoria" (ME), misma que puede moria que tiene una capacidad de 2n tener diferentes nombres, depen-

palabras. diendo de los diversos sistemas de memoria. Aquí se muestra como una

Funcionamiento entrada activa en ALTO que habilita

La memoria de la figura 2.6 puede la Para Operar en forma

considerarse como un arreglo de 32 se mantiene en AL-

registros donde cada uno de ellos re- T O . Un estado BAJO en esta entrada tiene una palabra de 4 bits. cada di- deshabilita la memoria, de modo que rección contiene cuatro celdas de no responderá a la dirección y a las memoria que retienen los unos y ce- entradas RNV. Este tipo de entrada es ros que forman la palabra almacena- de utilidad cuando varios módulos de da en dicha localidad. Por ejemplo, la se Para formar palabra 0 1 10 podría estar almacenada Una de

en la dirección 00000, la palabra 1001 se podría encontrar en la dirección 0000 1, y así sucesivamente.

La entrada R/W1 controla qué operación llevará a cabo la memoria: lectura (R) o escritura (W). La entrada se expresa como m ' ; puesto que no hay barra sobre la R, esto indica que la operación de lectura ocurre cuando W ' e s igual a 1. La barra sobre la W indica que la operación de escritura tiene lugar cuando R/W1es igual a O. Hay otras siglas que se utilizan con frecuencia para esta entrada. Dos de las más comunes son W1(de escritura) y VVE1(habilitar escritura). De nuevo, la barra indica que la operación escritura ocurre cuando la entrada es igual a O, y se entiende que la operación de lectura ocurre cuando es igual a l .

Muchos sistemas de memoria tienen algún medio para deshabilitar toda o parte de la memoria, de manera

RAM Y ROM

Como ya se explicó, las dos catego- rías principales de memorias en semiconductor son las memorias RAM y ROM. En la RAM (memoria de acceso aleatorio) están accesibles todas las direcciones en un lapso igual, y pueden seleccionarse en cualquier orden para una operación de leer o escribir. Todas las memorias RAM tienen la capacidad de leer y escribir. Como este tipo de memoria pierde datos almacenados cuando se interrumpe la energía eléctrica, se dice que son memorias volátiles.

La ROM (memoria sólo de lectura), es donde se almacenan datos permanentes o de manera semiperma- nente. Los datos pueden leerse en una memoria ROM, pero no hay

lnterfaz entre el CPU y los circuitos de memoria Figura 2.7

Bus de datos

operación de escribir como ocurre en la memoria RAM.

Conexión de la memoria con la unidad central La memoria interna de una com-

putadora está formada por circuitos integrados RAM y ROM que son conectados al CPU mediante tres grupos de líneas de señal o bus.

En la figura 2.7, estos se indican como Bus de direcciones, Bus de datos, y líneas de control. Cada uno de estos canales está formado por varias líneas, y el número de éstas cambia de una computadora a otra. Los tres canales juegan una parte necesaria al permitir que el CPU escriba o lea datos en la memoria.

Cuando una computadora ejecuta las instrucciones de un programa, la C P U extrae (lee) de manera continua información de las localidades de memoria, las cuales contienen los códi- gos de programas que representan las operaciones que se van a realizar y los datos con los que se llevarán a cabo dichas operaciones. La CPU también almacena (escribe) datos en las localidades de memoria que indican las instrucciones del programa.

Cada vez que la CPU desea escri-

bir un dato en determinada localidad de la memoria, emprende los siguientes pasos:

l. Proporciona la direc- ción binaria de la localid~d de memoria donde debe almacenarse el dato, y la co-

loca sobre las líneas del Bus de direcciones. 2. Coloca el dato que requiere ser al-

macenado sobre el Bus de datos. 3. Activa las líneas de control apropia-

das para la operación de escritura en la memoria.

4. Los circuitos integrados de memoria decodijkan la dirección binaria para de- teminar CZUI'~ es ln localidad de memoria seleccionada para llevar a cabo la opera- ción de esmitara.

J. El dato que se encuentra sobre el Bus de datos se trnns$ere hacia la localidad seleccimada de la memoria.

Ahora bien, cada vez que la CPU desea leer un dato que se encuentra en determinada localidad de la memoria, emprende los siguientes pasos:

l. Proporciona la dirección de la localidad de memoria donde se encuentra el dato que se va a recuperar. Coloca esta di- rección sohe el Bzls de direcciones.

2. Activa las líneas de control apropiadas para Za operación de lectura de la memoria.

3. Los circuitos integrados de la memoria decodzjkan la dirección para de terminar cuál es la localidad seleccionada para realizar la operación de escritura.

4. Los circuitos integrados de la memoria decodzjkan el contenido de la localidad de memoria sobre el BUS de datos, de donde son transferidos hacia la CPU.

Los pasos anteriores aclaran la función de cada uno de los BUS del sistema:

El BUS de direcciones es un conjun- to de líneas unidireccionales que llevan las direcciones binarias desde la CPU hacia los circuitos integrados de la memoria.

El BUS de datos es de tipo bidireccional y lleva los datos de la CPU a los circuitos de memoria y viceversa.

El BUS de control lleva las señales de control como la señal WW' desde la CPU hacia los circuitos integrados de

Si tiene dudas, lo explicado en el capítulo 1 de este fascículo le aclarará el tema.

Memorias de sólo lectara (ROICI) Las memorias de sólo lectura son

un tipo de memoria de semiconductor que están diseñadas para retener datos que son permanentes o que no cambian con mucha frecuencia. Du- rante la operación normal no se puede escribir nuevos datos en una memoria ROM, pero sí puede leerse in- formación de ella. Para algunas memorias ROM, los datos que están almacenados tienen que integrarse durante el proceso de fabricación; para otras, los datos pueden grabarse eléc- tricamente en una etapa posterior.

El proceso de grabar datos se co-

noce como programación de la ROM. Algunas no pueden alterar sus datos una vez que se hayan programado; otras pueden borrarse y repro- gramarse con la frecuencia que se quiera. Más adelante haremos un análisis detallado de los diversos tipos de memoria ROM; por ahora, supon- dremos que las ROM se han programado y que contienen información.

Cuando se enciende la máquina, de inmediato puede empezar a ejecutar el programa almacenado en ROM. También se utilizan para guardar programas y datos en equipos con- trolados por microprocesador tales como las cajas registradoras electró- nicas, instrumentos y sistemas de seguridad.

D i a p m a a bloques de una ROM El diagrama de una memoria

ROM se muestra en la figura 2.8. Observe que tiene tres conjuntos de señales: entradas de dirección, entradas de control y salidas de datos. Por lo ya explicado, podemos determinar que esta ROM almacena 16 palabras, ya que tiene 2+=16 posibles direccio-

Fiuura 2.8 Memoria 3 2 ~ 4 -

*o

Direcciones Al

de AZ entrada

A3

cs (sele~ión de chip)

nes y cada palabra contiene ocho bits, puesto que hay ocho salidas de datos. Por tanto, esta es una memoria ROM de 16 x 8; otra manera de describir esta capacidad de la ROM consiste en decir que almacena 16 bytes de datos.

Las salidas de datos de muchos circuitos integrados con memoria ROM son salidas de tres estados para permitir la conexión de muchos circuitos ROM al mismo canal de datos, para lograr la expansión de la memoria. Los números más comunes de salidas de datos para memorias ROM son 4, 8 y 16 bits, siendo las palabras de 8 bits las más comunes.

La entrada de control CS' significa "Selección de Chip". Esta es esencialmente una entrada de habilitación que, como su nombre lo indica, habilita o deshabilita las salidas ROM. Al- gunos fabricantes utilizan diferentes indicaciones para la entrada de control como C E (Activación de Chip) o bien OE (habilitación de salida).

Muchas memorias ROM tienen dos o más entradas de conti ben estar activas para habilitar las salidas de datos y con esto poder leer los datos de la dirección seleccionada.

En algunos circuitos integrados ROM, una de las entradas de control se emplea para colocar la memoria ROM en un modo de espera de bajo consumo de potencia cuando no se usa. Esto disminuye el consumo de corriente de

11 que de-

la fuente de alimentación del sistema. La entrada CS que se muestra en la

figura 2.8, se encuentra activa en BA- JO, por tanto, debe estar en el estado BAJO para habilitar la ROM y que los datos aparezcan en las salidas de datos. Observe que no existe la entrada RA4T' (lectura/escritura), debido a que en una ROM no se pueden almacenar datos en condiciones normales de operación, ya que se requiere de un grabador electrónico y de que el fabricante incluya sus datos desde la fabricación del chip.

La arquitectura interna de un circuito integrado ROM -es muy compleja y no es necesario conocer todos sus detalles; sin embargo, es cons- tructivo observar un diagrama sim- plificado de la estructura interna (figura 2.9). Una ROM de 16 x 8 cuenta con cuatro partes básicas:

Decodijkndor de wnglones DecodrfZtador de columnas Arreglo de i-egistros: Bziflm de salida

Figura 2.9

Estructura interna *' / (selección de columna) de una ROM de 16 x 8

(selección del renglón) cs __A

Fascículo 8. LA ELECTRONICA DlGlTAL A G

El arreglo de registros p a r d a los datos que han sido almacenados en la ROM. Cada registro contiene un nú- mero de celdas de memoria que es igual al tamaño de la palabra. En este caso, cada registro almacena una palabra de 8 bits. Los registros se disponen en un arreglo de matriz cuadrada, que es común a muchos circuitos de semiconductor. De esta manera, podemos especificar la posición de cada registro en un renglón y una columna específicos, algo así como las coordenadas del plano cartesiano.

Las ocho salidas de datos de cada registro se conectan a un canal de datos interno que corre a través de todo el circuito. Cada registro tiene dos entradas de habilitación; ambas tienen que estar en ALTO, a fin de que los datos del registro sean colocados en el canal.

El código de dirección aplicado A3, A2, Al y AO determina qué regis-

tro será habilitado para colocar su palabra de datos en 8 bits en el canal. Los bits de dirección Al y Ag alimen-

tan a un decodificador 1 de 4, que activa una línea de selección de ren- glón; y los bits de dirección A3 y A2

alimentan a un segundo decodificador 1 de 4, que activa una línea de se- lección de columna. Solamente un registro estará en el renglón y la columna seleccionada por las entradas de dirección.

Sin cro n ización Siempre se presenta un retraso en

la propagación de la señal aplicada a

1 Diagrama de sincroniracibn para lectura de una ROM

Nueva dirección

dirección

- CS

Salida de

datos

las entradas de una ROM y la apari- ción de las salidas de datos durante una operación de lectura. Este retraso es conocido con el nombre de tiempo de acceso tACC y es una medida de la velocidad de operación de la ROM. El tiempo de acceso se describe gráficamente por medio de las formas de onda de la figura 2.10.

La primera forma de onda representa las entradas de dirección, la 1í- nea de en medio representa la selec- ción del circuito integrado activa en BAJO (CS'), y la última representa las salidas de datos. Al tiempo t O las entradas de dirección están en un nivel específico, algunas en ALTO y algunas en BAJO. CS' es ALTA, de manera que las salidas de datos de la ROM se encuentran en su estado de alta impedancia (desconectado), representado por la línea sombreada.

Antes de t l , las entradas de direc- ción cambian a una nueva dirección para realizar una nueva operación de lectura. En t l la nueva dirección es válida, es decir, cada entrada de clirec-

ción está en un nivel lógico válido. En este punto, la circuitería interna de la ROM empieza a decodificar las nuevas entradas de dirección para seleccionar el registro que enviará sus datos a los buffers de salida. En t2 la entrada CS' es activada para habilitar los buffers de salida. Finalmente, en t3, las salidas cambian del estado de alta impedancia a los datos válidos de salida que representan los almacenados en la dirección seleccionada.

El retraso entre tl y t3 cuando la nueva dirección y las salidas de datos se vuelven válidas, es el tiempo de acceso tACC.

Otro parámetro de temporización a considerar es el tiempo de salida (tOE), que es el retraso entre la entrada CS y la salida de datos válida. Este parámetro de temporización es importante en situaciones donde las entradas de dirección ya están en sus nuevos valores, pero las salidas de la ROM aún no han sido habilitadas. Cuando CS' pasa a BAJA para habilitar las salidas, el retraso será tOE.

T$os de ROM Ya que tenemos un conocimiento

general de la arquitectura interna y operación externa de los dispositivos ROM, veremos brevemente los diversos tipos para observar cómo difieren en la forma en que son progra- mados, borrados y regrabados.

ROM de grabación por mascarilla: Este tipo de ROM tiene sus loca- - lidades de almacenamiento escritas (programadas) por el fabricante se-

gún las especificaciones del cliente, o determinadas por la aplicación que se desea construir. Se utiliza un negativo fotográfico llamado mascarilla para controlar las conexiones eléctricas en el circuito. Se requiere una mascarilla especial para cada conjunto diferente de información que será almacenada en la ROM.

Algunas ROM de este tipo se encuentran disponibles como dispositivos pregrabados, con datos tomados de una tabla o manual que común- mente se utiliza, como fórmulas ma- temáticas y códigos generadores de caracteres para pantallas de tubos de rayos catódicos (CRT), en monitores y tarjetas de video.

Una gran desventaja de este tipo de memoria es que, en el caso de que el diseño del programa almacenado requiera una modificación, ésta no puede regrabarse por lo que tendría que ser reemplazada por una nueva con el programa deseado.

Es común referirse a las ROM programadas por mascarilla sólo como ROM, pero esto puede prestarse a confusión, ya que el término ROM representa en realidad una categoría muy amplia de dispositivos de los que, durante su operación normal, sólo se puede leer. Por tanto, usaremos las siglas MROM cada vez que hagamos referencia a una ROM programada por mascarilla.

La figura 2.1 1 muestra la estructura de un pequeña MROM bipolar, que contiene 16 celdas de memoria colocadas en cada uno de los cuatro renglones. Cada celda está formada

ROM grabada por mascarilla "cc Renglón O

v T ? T Linealde _,

habilitación

:

Renglón 3 I T 1 t

Dirección 1 l Datos

l l l l l T I T I T

Fascículo 8. LA ELECTRON

J Figura 2.1 1

Y

Salidas de datos

por un transistor bipolar conectado en configuración de colector abierto (entrada en la base, salida al emisor). El Renglón O forma un registro de 4 bits, observe cómo algunos de los transistores (Qo Y Q2) tienen sus ba-

ses conectadas a la línea de habilita- ción del mismo Renglón O, mientras que el resto (Q1 y Q3) no.

Lo mismo ocurre en las celdas que se encuentran en los demás renglones. La presencia o ausencia de estas conexiones de base determina si la celda guarda un 1 ó un 0, respectivamente. La condición en cada cone- xión de base está controlada por la mascarilla fotográfica, durante el proceso de fabricación.

Observe que las celdas en cada renglón, tienen sus emisores conectados a una salida común. Por ejemplo, los emisores de Qo, Q4, Q8 y Q12

están conectados entre sí a la salida

D3. Como veremos, esto no presenta

ningún problema ya que sólo se activa un renglón de celdas a la vez.

Por otro lado, el decodificador 1 de 4 se emplea para decodificar las entradas de direcciones Al , A* y se-

leccionar al renglón que contenga los datos que se van a leer. Las salidas del decodificador, que se activan en AL- TO, están conectadas a las líneas de habilitación de cada renglón, y que son las entradas base para los distintos renglones de celdas.

Si la entrada de habilitación del decodificador EN' se mantiene en estado ALTO, todas las salidas del decodificador permanecen en su estado inactivo BAJO y con ello todos los transistores del arreglo quedan apa- gados debido a la ausencia de cualquier voltaje en sus bases. En este caso, todas las salidas de datos se encuentran en el estado BAJO.

Cuando EN' se encuentra en su es- TMS47256 es una versión NMOS tado activo en BAJO, las condiciones que tiene una capacidad de 32,000 x 8 en las entradas de direcciones deter- bits. Esta memoria cuenta con salidas minan el renglón que será habilitado, de tres estados que permiten su fácil de manera que se pueda leer en las sa- conexión al canal de datos de una lidas de datos el contenido. computadora (figura 2.12).

La tabla incluida en la misma figu- Además de las 14 entradas de di- ra 2.1 1 muestra los datos para cada recciones (AO-Al 3), esta memoria dirección. tiene dos entradas de habilitación E'

Las MROM bipolares se encuen- y Sr, ambas tienen que estar en el es- tran disponibles en varias capacida- tado BAJO para habilitar las salidas

ellas pe¶uefias. Una de las de la MROM y los datos puedan ser más populares es la 741 87, la cual se leídos por alfin dispositivo. encuentra organizada como una me- entrada E' también tiene una moria de 256 localidades x 4 bits, y función de reducción de potencia. tiene un tiempo de acceso de 40 na- cuando E' se mantiene en el estado nosegundos. Sus salidas son del tipo ALTO, la circuiteria interna del inte- de abierto, Por 10 que re- grado se pone en un estado de espera quieren de resistencias externas. Otra donde consume muy poca potencia RoM bi~O1ar es la 7488A1 la tic- (alrededor de la cuarta parte del valor ne capacidad de 32 8 Y un tiem- nomal). Estas normas de ahorro de Po de de 45 nanOse~ndOs- energía se están aplicando a todos los

Las MRoM MoS tienen una niveles donde es posible, por ejem- estructura similar a la descrita ante- plo, en los monitores de computado- riormente, con excepción de que las ra, después de un tiempo predefinido celdas son transistores MOSFET en de espera, se activa la función de bajo

vez de transistores bi~olares. El consumo de energía, lo que sucede es

Figura 2.1 2 Memoria MROM tipo NMOS

Direcciones de

entrada Datos

de salida

que se desconectan los circuitos de despliegue y el propio TRC, por lo que disminuye el consumo de ener- gía.

El monitor regresa a su operación normal cuando el usuario envía una señal, como al oprimir una tecla.

El TMS472.56 tiene un tiempo de acceso de 200ns y una disipación de potencia en el estado de espera de 82.5mW. La versión CMOS, el TMS47C256, tiene un tiempo de 1 5Ons y una disipación de potencia en el estado de espera de sólo 2.8mW.

Fascículo 8. LA ELECTRONICA D l G l

MEMORIAS PROM

Una ROM programable por mascarilla es muy costosa y no se utiliza, excepto en aplicaciones donde se graban grandes cantidades de memorias, de manera que el costo se reparte entre muchas unidades.

Para las aplicaciones de bajo volumen o para el diseño de prototipos en algunos casos, los fabricantes han creado ROMs programables (PROM) con una conexión fusible que no se graban durante el proceso de fabrica- ción, sino que es el usuario quien lo hace. Sin embargo, una vez programada una PROM, al igual que una MROM, no puede borrarse y regrabarse. Por tanto, si el programa en la PROM es erróneo o tiene que ser cambiado, tiene que ser desechada.

La estructura de la PROM con co- nexión fusible es semejante a la MROM porque ciertas conexiones quedan intactas, o bien son abiertas a fin de programar una celda de la memoria como un 1 ó O. Cada una de estas conexiones se hace con una pe- queña conexión fusible que viene in- tacta del fabricante (figura 2.13).

El usuario puede fundir cualquiera de los fusibles para producir los datos almacenados en la memoria. Común- mente, los datos se graban o "queman" en las diferentes localidades, aplicando la dirección correspondiente a las entradas de direccionamiento y poniendo los datos deseados en las entradas de datos, luego se aplica un pulso de alto voltaje (10- 30V) a una terminal especial de pro- gramación en el circuito integrado. Esto causa que fluya una gran corriente a través de cada fusible seleccionado, quemándolo y almacenando permanentemente un O lógico en esa celda.

Una vez que se han grabado todas las direcciones deseadas de esta manera, los datos estarán permanentemente almacenados en la PROM y podrán ser leídos una y otra vez acce- sando la dirección apropiada. Los datos no cambiarán cuando se remueva la alimentación a la PROM, porque nada causará que un fusible abierto se cierre de nuevo.

Proceso de grabación El proceso de programar una

Las uniones, tipo fusible de los transitores en una memoria PROM se queman para grabar un cero específico en esa celda

tos almacenados son correctos, en muy raras ocasiones se hace a mano; la mayoría de las veces se hace automáticamen- te con un aparato especial llamado programador de PROM. Por lo general, el PROM se inserta en una base del programador de PROM. La circuitería del aparato se-

lecciona cada dirección de la PROM, "quema" en ella los datos correctos, los verifica y sigue en secuencia a la siguiente dirección para repetir el proceso. Los datos que deben ser almacenados dentro de la PROM son ingresados al programador desde un teclado, una unidad de disco o transferidos desde una computadora. La operación es conocida con el nombre de Downloading y permite al usuario desarrollar y probar los datos en una computadora y luego, cuando estén terminados, se transfieren desde la memoria de la computadora hasta el programador de PROM, el cual los grabará en el dispositivo.

Un circuito integrado PROM muy popular es el 74186, está organizado como 64 palabras de 8 bits y tiene un tiempo de acceso de 50 nanosegun- dos. Otro circuito integrado tipo PROM es el TBP28S, que es de 2K X 8. Las PROM MOS se encuentran en el mercado con capacidades de almacenamiento mucho mayores que las de los dispositivos bipolares.

El TMS27PC256 es una memoria que tiene una capacidad de 32K x 8 y una disipación de potencia en el estado de 1.4mW. Se encuentra en el mercado con tiempos de acceso que van desde 120ns.

ROM p r o p m u b l e y borrable Una memoria ROM programable

y borrable (EPROM) puede ser programada por el usuario y también puede borrarse y regrabarse tantas veces como se quiera.

Una vez programada, la EPROM

es una memoria no volátil que con- tendrá sus datos almacenados indefi- nidamente.

El proceso para programar una EPROM, implica la aplicación de niveles de voltaje especiales (normalmente en el orden de 10 a 25 voltios) a las entradas adecuadas del circuito en una cantidad de tiempo especificada (por lo general 50 milisegundos por localidad de dirección). El proceso de programación generalmente es efectuado en un circuito especial de programación que está separado del circuito en el cual, la EPROM even- tualmente trabajará. El proceso de programación completo puede llevar varios minutos para un microcircuito EPROM.

En una EPROM, las celdas de almacenamiento son transistores MOSFET que tienen una compuerta de silicio sin ninguna conexión eléc- trica (es decir, una compuerta flotante). En su estado normal, cada transistor está apagado y cada celda guarda un 1 lógico.

Un transistor puede encenderse mediante la aplicación de un pulso de programación de alto voltaje, el cual inyecta electrones de alta energía en la región formada por la compuerta flotante. Ya que no existe ninguna trayectoria de descarga, dichos electrones permanecen en esta región una vez que ha finalizado el pulso. Por ello, el transistor se mantiene en- cendido de manera permanente, aún cuando se retire la potencia de ali- mentación del dispositivo, y la celda guarda ahora un O lógico.

Estructura básica de una memoria EPROM

Figura 2.14

Proceso de grabación Durante el proceso de programa-

ción, se emplean las direcciones y terminales de la EPROM para seleccionar las celdas de memoria que serán programadas como O, así como las que se dejarán como 1 (figura 2.14).

Una vez que se ha programado una celda de la EPROM, se puede borrar su contenido exponiendo la EPROM a la luz ultravioleta (UV), la cual se aplica a través de la ventana que se encuentra sobre el encapsulado del circuito. La luz UV produce una fo- tocorriente que va desde la compuerta flotante hacia el sustrato de silicio; con esto se apaga el transistor y se lleva de nuevo la celda hacia el estado 1 lógico. Este proceso de borrado requiere entre 15 a 20 minutos de ex- posición a los rayos UV: Pero, no hay ninguna forma de borrar sólo algunas celdas; la luz UV borra todas las celdas al mismo tiempo, por lo que una

EPROM borrada almacena solamente unos lógicos. Una vez borrada, la EPROM puede regrabarse de nuevo.

EEPROM: PROM eléctricamente borrable Las ventajas de la EPROM queda-

ron atrás con la producción de la PROM eléctricamente borrable (conocida como EEPROM por sus siglas en inglés). La EEPROM conser- va la estructura de compuerta flotante de la primera, pero con la inclusión de una región muy delgada encima del electrodo de drenaje de la celda de memoria MOSFET. Esta modifi- cación es la principal característica de la EEPROM: su facilidad para el borrado eléctrico.

Al aplicar un alto voltaje (2 lvoltios típicamente) entre la compuerta y el drenaje del MOSFET, se puede in- ducir una carga en la compuerta flotante donde permanecerá aunque se interrumpa la corriente; la inversión de algunos voltajes ocasiona que se retiren las cargas atrapadas en 'la compuerta flotante y borra la celda.

Alpnas ventajas Dado que este mecanismo de carga

y transporte requiere corrientes muy bajas, el borrado y la programación de una EEPROM puede hacerse desde el mismo circuito de aplicación (es decir, sin una fuente de luz UV ni una unidad programadora especial).

Otra ventaja de la EEPROM con respecto de la EPROM, es la facilidad de borrar y volver a programar eléctricamente bytes individuales

(palabras de 8 bits) en la matriz de EEPROM y su alto grado de integra- memoria. Durante una operación de ción, vienen acompañados de dos as- escritura, los circuitos internos bo- pectos negativos: densidad y costo. rran en forma automática todas las La complejidad de las celdas de me- celdas en una localidad de dirección moria y los circuitos de soporte en el antes de escribir los nuevos datos. Es- ta facilidad para borrar bytes facilita mucho efectuar cambios en los datos almacenados en una EEPROM. Ade- más, una EEPROM se puede programar con mucha mayor rapidez que muchas EPROM; por lo general se requiere de 5 milisegundos para escribir dentro de una localidad de la EEPROM, comparada con 50 milisegundos en una EPROM, aunque las EPROM más modernas son mucho más veloces (1 00 microsegundos).

Las primeras EEPROM, como las 28 16 de Intel, requerían un circuito adecuado de soporte en el exterior de los microcircuitos de memoria. Estos

microcircuito integrado hacen que las EEPROM vayan muy a la zaga de la EPROM en capacidad de bits por milímetro cuadrado de silicio; una EEPROM de 1 Megabit requiere más o menos el doble de silicio que una EPROM de la misma capacidad. Por ello, a pesar de su funcionalidad superior, las desventajas de densidad y costo de las EEPROM ha impedido que sustituya a las EPROM en aplicaciones donde dichas características son factores de máxima importancia.

MEMORIA RARIX circuitos de soporte incluían el voltaje de programación W P de 2 1 volts, Recordemos que el término RAM generado desde un suministro de +S significa memoria con acceso aleato- volts, por medio de un convertidor de rio, lo cual quiere decir que se puede corriente directa a corriente directa, tener acceso en el mismo tiempo a y de circuitos para controlar la tem- cualquier dirección de memoria. Mu- porización y secuencia de las opera- chos tipos de memoria se pueden cla- ciones de borrado y programación. sificar como de acceso aleatorio, pero

Los dispositivos más nuevos, como cuando el término RAM se utiliza con el 2864 de Intel, tiene integrado este memorias de tipo semiconductor, ge- circuito de soporte en el mismo mi- neralmente se considera que significa crocircuito que la matriz de memo- memoria de lectura y escritura ria, por lo cual requiere una sola ter- (RWM) en contraste con la ROM. Ya mina1 para alimentación de 5 volts. que es una práctica común usar el tér- Esto hace que la EEPROM sea tan mino &M para referirnos a la RWM fácil de usar corno la memoria de lec- de semiconductor, así lo utilizaremos tura/escritura que describiremos más de aquí en adelante. adelante. Las RAM se emplean en las compu-

La facilidad para borrar bytes de la tadora~ como medios de almacena-

miento temporal para programas y datos. El contenido de muchas de las localidades de dirección será leído y escrito a medida que la computadora ejecuta un programa. Esto requiere que la RAM tenga ciclos de lectura y escritura rápidos, para que no reduzca la velocidad de operación de la computadora.

Una gran desventaja de las W, es que son volátiles o pierden toda la in- formación contenida en ellas si se interrumpe el suministro de energía o se apagan. Sin embargo, algunas RAM tipo CMOS, consumen tan pequeñas cantidades de potencia en el modo de espera (es decir en ninguna tarea de escritura o lectura), que se pueden ali- mentar con baterías cada vez que se interrumpe la fuente de alimentación principal. Por supuesto, la ventaja

pacidad de palabras y el tamaiio de és- tas puede extenderse con~binando circuitos integrados de memoria.

La figura 2.15 muestra la arquitectura simplificada de una RAh4 que a1- macena 64 palabras de 4 bits cada una, es decir, una memoria de 64 x 4. Estas palabras tienen direcciones que van de O a 63, a fin de seleccionar una de las 64 localidades de dirección para leer o escribir, se aplica un código de direc- ción binario a un circuito decodificador. Ya que 64=Z6, el decodificadoi requiere un código de seis bits. Cada có- digo de dirección activa una deterrni- nada salida del decodificador la cual, a su vez, habilita su registro correspondiente.

Por ejemplo, suponga que se aplica un código de dirección a las terminales Aj, A4, A3, A2, Al, Ao, lo cual es

principal de la RAM es que se puede escribir en ella y también se puede leer de ella muy rápidamente con la misma facilidad.

Organización de la RAM Como sucede con la

ROM, es útil pensar que la RAM consta de varios registros, cada uno de los cuales almacena una sola palabra de datos y tiene una dirección única. Las M común- niente vienen con capacidades de palabras de lK, 4K, 8K, 16K, 64K, 128K, 2 S6K y 1024K; y tamaños de palabras de 1, 4 u 8 bits. Como veremos más adelante, la ca-

Organización interna d e u n R A M d e 6 4 x 4 Entradas de datos

Buffers de entrada E D L

i i i i 1

O - Registro O

1 : A5- -- Registro 1

o '8 A4 w 2 E - Registro 2

A3 Decodificador ' . l

d e 6 a 6 4 ' ' t* líneas

I

m l

5 A i - 1 1

1 1

l A0 w 62 1

Registro 62

63 - Registro 63

Selecciona un registro Buffers de salida E

Figura 2.15 0 3 o2 01 o 0

Salidas de datos

O

Selección de c!rcuito -

(CS)

-+ - CS = O habita todo el circuito para LECTURA o ESCRITURA

" " " " " * - -

igual a 0 1 10 10. Como 0 1 10 102 es Selección del circuito i n t e p d o igual a 2610, la salida del decodifica- de RAM dor 26 pasará a estado alto, seleccio- Muchos circuitos de memoria tie- nando el registro 26 para una opera- nen una o más entradas CS' que se ción de lectura o bien de escritura. usan para habilitar o deshabilitar el

circuito en su totalidad. En el modo Proceso de lectura deshabilitado, todas las entradas y sa- El código de dirección selecciona lidas de datos se deshabilitan (en alta

un registro del circuito de memoria impedancia), de manera que no puede para leer o escribir. A fin de leer el tener lugar ni la operación de lectura contenido del registro seleccionado, la ni de escritura. En este modo, el con- entrada lectura/escritura (RIW' o tenido de la memoria no se afecta. La WE') debe ser un 1. Además, la entra- razón para tener entradas CS' será da CS' de selección de circuito debe más clara cuando se combinen CI de ser activada (con un O en este caso). memoria para obtener memorias de Con la combinación de WE' igual a 1 mayor capacidad. Observe que mu- y CS' igual a O habilitan los buffers de chos fabricantes llaman a estas entra- salida, de manera que el contenido del das CE' (Chip Enable). Cuando las registro seleccionado aparecerá en las entradas CS' o CE' se encuentran en cuatro salidas de datos. Con VVE' su estado activo, se dice que el circui- igual a 1, se deshabilitan los buffers de to integrado de memoria ha sido se- entrada de manera que las entradas de leccionado; de otro modo, se dice que datos no afecten la memoria. no lo está. Muchos circuitos integra-

dos de memoria están diseñados para Proceso de e s m k w a consumir una potencia mucho menor Para escribir una nueva palabra de cuando no están seleccionados.

4 bits en el registro seleccionado, se Los fabricantes a menudo combi- requiere que WE' sea igual a O y CS' nan las funciones de entrada y salida también. Esta combinación habilita de datos (E/S), utilizando terminales los buffers de entrada, de manera que comunes de entrada/salida. La entra- la palabra de 4 bits aplicada a las en- da WE' controla la función de estas tradas de datos se cargará en el regis- terminales de E/S. tro seleccionado. Con WE' igual a O, Durante una operación de lectura, también se deshabilitan los buffers de las terminales E/S actúan como sali- salida, de modo que las salidas de da- das de datos que reproducen el conte- tos se encuentran en el estado de alta nido de la localidad de dirección se- impedancia (desconectados), durante leccionada. una operación de escritura. La opera- Durante una operación de escritu- ción de escritura, desde luego, destru- ra, las terminales E/S actúan como ye la palabra que antes estaba almace- entradas de datos, a las cuales se apli- nada en la dirección. carán los datos a ser escritos.

PRACTICAS En esta sección describimos aplicaciones prácticas de los conceptos adquiridos en este fascículo para que "aprenda" a dominar los conceptos vertidos en los ma- nuales de componentes,

Práctica 1 : Aplicaciones de las EPROM

Las EPROM se encuentran disponibles en el mercado en una amplia gama de capacidades y tiempos de acceso; es común encontrar dispositivos con una capacidad de 12 8K x 8 y un tiempo de acceso de 45 nanosegun- dos. La Intel 2732 es un ejemplo de una EPROM común. Esta es una EPROM NMOS de 4K x 8 que funciona con una sola fuente de alimenta- ción de +S voltios durante una opera- ción normal.

En la figura 3.1, se puede ver el símbolo lógico para la memoria 2 732. Observe que el símbolo muestra 12 entradas para direcciones ( 212 = 4096), y 8 salidas para datos, la memoria tiene dos entradas de control, la terminal CE' es la entrada de habilitación del circuito y también sirve para colocar- lo en modo de espera, donde disminuye el consumo de energía. La entrada OE1/VPP tiene una doble función que depende del modo de operación del

Símbolo esquemático y asignación de terminales para una memoria EPROM 27C32B

A7 --- 1 24 --- VCC

A6 --- 2 23 --- A8

A5 ----- 3 22 ---- A9

A4 --- 4 21 -- Al1 -

A3 -- 5 20 --- OENpp

A2 - 6 19 - A10 -

Al -- 7 18 --- CE

A0 ---- 8 17 - 0 7

O0 -- 9 16 -- 0 6

o1 - 10 15 --- o5

O2 -- 11 14 --- o4

GND --- 12 13 -- 27C32B

o 3

Figura 3.1

dispositivo. OE' es la entrada que habilita las salidas y se emplea para controlar los buffers de salida de datos, lo que permite que el dispositivo pueda conectarse al canal de datos de un microprocesador sin contienda por el canal. VPP es el voltaje especial de pro- gramación requerido durante el proceso de programación.

La 2732 tiene diversos modos de funcionamiento que se controlan con las terminales Cl y OE1/VPP, según se

muestra en la figura 3.2. El modo de programación se utiliza para escribir nuevos datos en las celdas de la EPROM. Esto se hace más a menudo con una EPROM limpia; es decir, una que ya se borró con anterioridad con luz UV con lo cual todas las celdas son unos.

En el proceso de pro- gramación se escribe una palabra de 8 bits en una localidad de dirección a la vez, como sigue:

1. Se aplica la dirección que se desea grabar en las terminales de direc- ción.

2. Se ponen los datos deseados en las terminales de datos que funcionan como entradas durante el proceso de progra- mación.

3. Se aplica un alto voltaje nominal de unos 2 1 voltios en la terminal VPP.

4. Se aplican pulsos, de

Diagrama a bloques Figura 3.2 "CC Salida de datos 00-D7

GND

Lógica de habilitación Bufiersde salida

Entrada de

direcciones

1 AO-Al1 / Addreses 1

4 Compuerta Y

4 -4 ---b

Decodificadoc Matriz de celdas

+ X de 32.788 bits

Nombre dd P H

1 ! Chip enable 1 Ch@ut enable

Power supply

Ground

-1 Modo CE O W p p Salidas

Leerlverificar 6ajo i Bajo Datos (salida)

Deshabilitar salida Bajo [ Alto Alta impedancia 1

Espera ARO j (no importa) Alta impedancia

Programa B ~ P 1 VPP Datos (Entrada)

manera que CE' se vaya a estado BAJO durante un tiempo normali- zado de 50 milisegundos. Este proceso se repite en todas las ubicacio- nes de la memoria que se grabarán.

El proceso puede ser grabando localidad por localidad mediante algún circuito sencillo, pero se pueden necesitar varias horas. Por lo general, se

hace automáticamente con un programador comercial de EPROM, semejante a los programadores de PROM ya descritos. Una EPROM limpia, se puede programar en unos cuantos minutos, una vez que se ha dado entrada a los datos deseados y se han aplicado como carga en el programador de EPROM. La memoria Intel 27C5 12, es una EPROM de 64K x 8 que se

Fascículo 8. LA ELECTRONICA DlGlTAL A GRAN ESCALA

puede programar con mucha más rapidez que la 2732. La 27C5 12 requiere un pulso CE' de sólo 100 microsegundos para escribir un sólo byte comparado con 50 milisegundos para la 27 3 2; esto se convierte en un tiempo total de programación del microcircuito de 8 a 10 segundos. La 27C512, como todas las EPROM, se borra al exponerla a la luz UV de 15 a 20 minutos.

Las EPROM se diseñaron original- mente para ser empleadas en aplica-

tenida en el microcircuito; no hay forma de seleccionar sólo ciertas direcciones que se desean borrar. El trabajo típico de borrar y programar puede requerir de 20 minutos o más.

Práctica 2: El Intel2864 El símbolo lógico para el Intel

2864, se muestra en la figura 3.3A. Es- tá organizado internamente como una matriz 8K x 8 con 13 entradas de di-

ciones de investigación y desarrollo, donde es muy común la necesidad de alterar cierto nú- mero de veces el programa almacenado. Conforme se volvie- ron más confiables y menos costosas, fueron suficientemente atractivas para incluirlas en productos y sistemas de bajo y mediano volumen.

En la actualidad, todavía hay en uso millones de EPROM, pero tienen algunos inconvenientes graves que se han resuelto con los nuevos dispositivos de memoria EEPROM y memorias instantáneas "flash", por lo cual las EPROM no se utilizan en muchas aplicaciones y diseños nuevos.

Estos inconvenientes incluyen:

Hay que sacarlas físicamente de su circuito para borrarlas y regrabarlas. La operación de borrado eli- mina toda la información con-

Figura 3.3

Entradas de direcciones --O !lo5

)-- EEPROM 8 K x 8 2864

Entradas de

control - WE

Entradas

Datos

Escritura Baja Alta Baja Datos

Espera Alta Alta-Z

O Modo de .L Modo de escritura -A- Espera ----i

I

l I Direcciones estables , :+

t 1 1 1 t 2 ' 1 3 l4 ' ' Borrar y almacenar 1 Típicamente 200 ns operaciones; 4

I típicamente 5 rns


rección (213=8 192) y con ocho terminales de E/S. Hay tres entradas de control que determinan el modo de funcionamiento de acuerdo con la tabla incluida en la misma figura.

Con CE' en estado ALTO, el microcircuito se encuentra en su modo de espera con baja corriente, por lo que no se efectúan operaciones en ninguna localidad de la memoria y las terminales de salida de datos están en estado de alta impedancia (desconectados).

Para leer el contenido de una localidad en la memoria, se aplica la direc- ción deseada en las terminales de di- rección, se activa la terminal CE' para que esté en BAJO y se pone también en estado BAJO a la terminal OE' de habilitación de salida, a fin de habilitar las memorias intermedias de datos de salida. Durante una operación de lectura, se mantiene en ALTO la terminal WE' de habilitación de escritura. Para escribir (programar) en una localidad de la memoria, se deshabilitan los buffers de salida, a fin de que los datos que se van a escribir se puedan aplicar como entradas a las terminales de E/S.

La temporización para la operación de escritura aparece en forma de diagrama de tiempo en la figura 3.3B. Antes de tl, el dispositivo está en el modo de espera. En ese momento se aplica una nueva dirección. Al tiempo t2, las entradas CE' y WE' se ponen en estado BAJO para iniciar la opera- ción de escritura; OE' está en ALTO,

con lo cual las terminales de datos permanecerán en estado de alta impedancia. Los datos se aplican en las terminales de E/S al t3 y se escriben en la localidad de dirección en el flanco de subida de WE en t4. Los datos se ex- traen en tS.

En realidad, los datos primero se almacenan (en el flanco de subida en WE') en una memoria intermedia de fiip-flop que es parte de los circuitos de la 2864. Allí se retienen los datos mientras otros circuitos en el microcircuito efectúan una operación de borrado en la localidad seleccionada de memoria en la matriz EEPROM, después de que el byte de datos es transferido desde el buffer a la matriz EEPROM y se almacena en esa localidad. Esta operación tipica de borrar y almacenar requiere de 5 milisegundos.

Cuando CE' regresa al estado AL- TO en t4, el microcircuito vuelve a su modo de espera mientras concluyen las operaciones internas de borrar y almacenar. La memoria 2864 tiene un modo de escritura acrecentado, que permite al usuario escribir hasta 16 bytes de datos en la memoria intermedia de flip-flop, donde es retenida mientras el circuito de la EEPROM borra las localidades seleccionadas de la memoria. Luego, los 16 bytes de datos se transfieren a la matriz de la EEPROM para ser almacenados en esas localidades. Este proceso también requiere de alrededor de 5 milisegundos.

PROYECTO

Proyecto Único: Construcción de un lector y grabador de memoria RAM

Objetivo Controlar el acceso a una memoria

RAM, grabar datos y recuperarlos mostrando el resultado mediante LEDs.

Materiales 1 Lente de alimentación de cinco voltios 1 circuito integrado 2 114 - (CI1) 1 circuito integrado de 74241 - (CI2) 12 resistores de 220 Ohms a 112 Watt

(Indicados como R en el diagrama)

7 interruptores un polo un tiro 1 interruptor normalmente abierto un

polo un tiro tipo push button (G) 4 diodos LED (LD 1, LD2, LD3 y LD4) 1 tablilla para prototipo Cable tipo telefónico

Procedimiento En la 4.1 se muestra el diagrama

esquemático que corresponde al circuito lector grabador d e memoria.

Se ha utilizado una memoria tipo RAM, y los procesos d e grabación y recuperación de datos se realizarán d e manera manual.

Diagrama esquemático para un circuito lector y grabador de una memoria tipo RAM T " Figura 4.1

G Grabar

1

-


1. Debido a la complejidad visual del circuito, no presentamos su ver- sión en tablilla para prototipo, ten- drá que alambrar10 tal como se realizó en circuitos anteriores.

2. Le recordamos que debe unir correctamente todas las terminales indicadas para cada uno de los chips.

3. Ensamble el circuito y realice las pruebas correspondientes según los ejemplos indicados en la prácti- ca.

Funcionamiento La memoria de 2 1 14 tiene la capa-

cidad de direccionar hasta 2 10 posibles localidades de memoria, en cada localidad puede almacenar hasta cuatro bits de datos, recordemos que los datos permanecerán almacenados en tanto la energía se mantenga conectada.

Los interruptores indicados con las letras A, B y C, se han colocado para controlar el acceso a las primeras ocho localidades de memoria. Si el interruptor se mantiene abierto, entonces la entrada estará en 1, pero si el interruptor se cierra, entonces la entrada estará en O. El acceso a las localidades de memoria se hace colocando el valor binario mediante estos interruptores. Por ejemplo, si se desea almacenar o leer un dato en la di- rección 10 1, entonces los interruptores A, B y C se deben colocar en abierto, cerrado y abierto respectivamente. Con 3 interrupteres única- mente se puede acceder a las primeras ocho direcciones de memoria, si

se desea acceder a las direcciones siguientes, entonces se deben colocar interruptores de la misma manera que se hizo con las primeras tres entradas.

Las resistencias conectadas a las entradas de los circuitos integrados aseguran la puesta a 1, cuando los interruptores se oprimen, entonces las entradas se ponen a O.

Para leer un dato almacenado en una dirección de memoria, primero se debe seleccionar, con los interruptores correspondientes, la dirección del registro que se desea leer, sin oprimir el interruptor G, entonces, en los diodos LED de salida, se muestra el valor binario almacenado en dicho registro.

Para grabar un dato almacenado en una dirección de memoria específica, procedemos a seleccionar en los interruptores A, B y C la dirección del registro, luego se especifica el dato que se desea almacenar mediante los interruptores C, D, E y F, finalmente se oprime por un lapso corto de tiempo el interruptor G, esto último activa la entrada UT' de escritura de la memoria, obligándola a almacenar el da- to de entrada. Por ejemplo, se desea almacenar el dato 1010 en la localidad de memoria 0 1 O, entonces los interruptores A, B y C se ponen en cerrado, abierto y cerrado respectivamente, a continuación los interruptores C, D, E y F se ponen en abierto, cerrado, abierto y cerrado respectivamente, finalmente se oprime el interruptor G y el dato queda almacenado en la dirección indicada.

LA CONVERSION

DE SENALES

Capítulo

Como hemos podido visualizar hasta este punto, los circuitos digitales manipulan entidades discretas llamadas bits y los problemas que se resuel- ven se deben ajustar a esta manera de representar las cosas. Pero no todas las entidades que se utilizan en electróni- ca son digitales, también se tienen elementos de tipo analógico en donde las variables pueden tomar una cantidad infinita de valores. Por esta razón es importante entender la manera en que se pueden enlazar los circuitos de tipo digital, con los circuitos analógicos y viceversa.

SEÑALES DIGITALES Y ANAL~GICAS

Una cantidad analógica es aquella que tiene un conjunto continuo de valores dentro de un rango dado, en contraste

con valores discretos para el caso digital. Para ilustrar la diferencia entre la representación analógica y digital de una cantidad, tomemos el caso de un voltaje que varía en un rango de OV a +5 voltios. La representación analógi- ca de esta cantidad abarca todos los valores entre O y +5V, de los cuales hay un número infinito.

En el caso de una representación digital usando un código binario de 4 bits, sólo pueden definirse dieciséis valores. Pueden representarse más valores entre O y +S voltios, que usando más bits en el código digital. Así, una cantidad analógica puede representar-

Puntos de digitalizaclón en una señal analógica Figura 1.1 n

opráctico de ELECTRONICA DIGITAL

se, hasta cierto grado de exactitud, con un código digital que especifica valores discretos dentro del rango. Este concepto se ilustra en la figura 1.1, donde la función analógica rnostrada es una curva suavemente cambiante que toma valores entre O V y +S voltios. Si se usa un código de 4 bits para representar esta curva, cada número binario representa un punto discreto sobre la ciirva.

En dicha figura, se mide el voltaje sobre la curva analógica en cada uno de los veinte intervalos iguales. El voltaje en cada uno de estos intervalos se representa mediante un código de 4 bits, como se indica. En este punto tenemos una serie de números binarios que representan varios valores de voltaje junto con la curva analógica. Esta es la idea básica de una conversión analógica a digital (A/D).

Una aproximación a la función ana- lógica de la gráfica mostrada en la figura l . 1, puede reconstruirse a partir de la secuencia de números digitales que se ha generado. Obviamente, ha- brá algún error en la reconstrucción, porque sólo se representan ciertos valores (veinte en este ejemplo) y no el

conjunto continuo de valores. Si se grafican los valores digitales de todos los veinte puntos, como se muestra en la figura 1.2, tenemos una función aproximada a la original. Como puede ver, la gráfica sólo se aproxima a la curva original porque hay valores des- conocidos entre los puntos.

En las áreas de la electrónica digital y analógica es necesario realizar conversiones entre las señales de un sistema a otro tal como en el ejemplo anterior, estas dos operaciones se conocen como:

Conversión de analógico a digital, se indica mediante las siglas: A/D

Conversión de digital a analógico, se indica mediante las siglas: D/A

Claramente se entiende que son procedimientos inversos uno del otro. Los siguientes ejemplos ilustran algunos usos de los sistemas de con- versión de señales en aplicaciones de la vida cotidiana.

Reproducción digital aproximada de la setial analógica de la figura 12-1

O000 +rr*'[- 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

Figura 1.2

Control de Temperatura Un ejemplo muy clásico de

un sistema de conversión analó- gico a digital, lo tenemos en los autos modernos que muestran en su panel de control la infor- mación referente a la temperatura del motor indicando que está en grados centígrados, el sistema utilizado para lograr este despliegue de datos (figura

1.3). La primera parte consiste en un elemento transductor o sensor, el cual traduce las variaciones de temperatura en un voltaje equivalente, así, por ejemplo, a los 100 grados cen- tígrados, el circuito podría entregar 10 voltios de salida, a los

Sistema de monitoreo de temperatura de un automóvil

Motor Convertidor Decodificador Displays analógico a digital Figura 1.3

150 grados entregaría 15 voltios, a los 200 grados 20 voltios, etcétera. Es decir que a partir de las variaciones de temperatura del motor, el transductor entrega una señal analógica. Ahora bien, se requiere de un convertidor analógico/digital, el cual se encarga de entregar a su salida un valor binario discreto que representa la temperatura del motor. Finalmente, haciendo uso de decodificadores de binario a decimal, el resultado del muestre0 se ilustra en displays de siete segmentos.

Todo este proceso se sucede en frac- ciones de segundo, mostrándose trans- parente para el usuario.

Reproductor de discos compactos Un ejemplo de conversión de digi-

tal a analógico lo encontramos en los sistemas reproductores de disco compacto.

El proceso inicia con la información que se encuentra grabada sobre la superficie del disco en forma de micro

perforaciones que representan los datos y la señal analógica original, esta información es leída mediante un láser y un recuperador óptico, a la salida se obtiene los datos digitales, estos son procesados para reconstruir la señal analógica original, la cual es amplifica- da para ser reproducida mediante un sistema de bocinas.

En suma, los datos grabados en el disco compacto sirven para reconstruir la señal analógica original (figura 1.4).

Multímetro Digital La mayoría de las personas relacio-

nadas con la electrónica, alguna vez han utilizado un multimetro digital, con este dispositivo se puede medir variables como la resistencia, la corriente o el voltaje en un circuito. Específi- camente, la medición de voltaje requiere de un procedimiento de con- versión de analógico a digital. Al conectar las puntas de prueba para medir e! voltaje de un circuito, internamente

Sistema de reproducción de discos compactos

láser 1 ' Amplificador j

Figura 1.4

1 Amplificador

Convertidor Sistema de digital a analógico bocinas

el multímetro realiza compara- ciones entre el voltaje entrante y sus circuitos de referencia, el resultado se muestra a través de un

display de cristal líquido, según el rango elegido previamente mediante el control correspondiente.

EL AMPLIFICADOR OPERACIONAL

Un amplificador operacional abre- viado como opamp es un amplificador lineal que tiene dos entradas (inversora y no inversora) y una salida. Tiene un voltaje muy alto y una impedancia de entrada muy alta, así como una impedancia de salida muy baja. El símbo- lo del opamp se muestra en la figura 1.SA. Cuando se usa como un amplificador inversor, el opamp se configura como se muestra en la figura 1SB. El resistor de retroalimentación, RF y el de entrada, RE, controlan la ganancia

de voltaje de acuerdo con la ecuación:

(Voltaje de salidaNoltaje de entrada) = (RF/RE)

De donde (Voltaje de salidanioltaje de entrada), es la ganancia de voltaje de lazo cerrado; lazo cerrado se refiere a la retroalimentación de salida a entrada, provista por RF.

En la configuración del amplificador inversor, la entrada de inversión del opamp está aproximadamente en el potencial de tierra (O voltios), debido a que la retroalimentación y la ganancia de circuito abierto hacen al voltaje di- ferencial entre las dos entradas extre- madamente pequeño. Puesto que la entrada no inversora está conectada a tierra, la entrada inversora está aproximadamente en O voltios, lo que se llama tierra virtual.

Cuando el opamp se usa como com-

Y parador, como

O Símbolo esquemático de un Circuito amplificador imrersor amplificador operacional

RF

Entrada no -,'! ;: :,,\ .,. - inversora

Entrada inversora entrada 1

_I - -

@ Circuito comparador de voltaje

se muestra en la figura l.SC, se aplican dos voltajes a las entradas. Ciertos voltajes de entrada difieren por una cantidad muy pe- queña, se lleva el opamp a uno de sus estados de salida satura- da, dependiendo de cuál voltaje de entrada es mayor.

DIGITA LES /" ANALOGICOS

Los sistemas digitales complejos no reconocen señales analógicas, sólo en- tienden la presencia o ausencia de corriente eléctrica, lo que establece dos estados lógicos: "1" y "O". Por eso, para poder manejar señales analógicas por computadores, es preciso realizar una conversión.

Conversor D/A de entrada ponderada en binario Un método de conversión D/A uti-

liza una red de resistores con valores de resistencia que representan los pesos binarios de los bits de entrada del código digital. La figura 2.1 muestra

trada es ALTO (1 binario), la cantidad de corriente depende del valor del resistor de entrada y es diferente para cada resistor de entrada.

Puesto que prácticamente no hay corriente en la entrada inversora del opamp, todas las corrientes de entrada se suman y fluyen a través de RF. Co- mo la entrada inversora está a cero voltios (tierra virtual), la caída a través de RF es igual al voltaje de salida, de manera que el voltaje de salida será igual al producto de IF y RF

Los valores de los resistores de entrada se escogen de manera que sean inversamente proporcionales a los pesos binarios de los bits de entrada correspondientes. El resistor del nivel

un DAC (conversor digital/analógico) de 4 bits de este tipo. Cada uno de los resistores de entrada tendrá o no corriente, dependiendo del nivel de voltaje de entrada. Si el voltaje de entrada es de cero voltios (O binario), la corriente también será cero. Si el voltaje de en-

Circuito convertidor digital / analógico ponderado en binario

4 Figura 2.1

más bajo (R), corresponde a la entrada del peso binario más alto (23). Los demás resistores son múlti- plos de R, (2R, 4R y 8R), y corresponden a los pesos binarios 22, 2 1, y 20, respectivamente. Las corrientes de entrada son, además, pro-

Figura 2.2 Circuito convertidor digitall analógico en escalera W2R

porcionales a los pesos binarios. Así, el voltaje de salida es proporcional a la suma de los pesos binarios, debido a que la suma de las corrientes fluye a través de RF.

Una de las desventajas de este tipo de DAC, es el número de valores de resistores distintos. Por ejemplo, un conversor de 8 bits requiere de ocho resistores, variando desde cierto valor de R hasta 128 veces R en pasos pon- derados binariamente. Este rango de resistores requiere tolerancias de una parte en 255 (menos del 0.5%) para convertir exactamente la entrada, haciendo a este tipo de DAC muy difícil de producir masivamente.

El conversor D/A de escalera R/2R Otro método de conversión D/A es

la escalera R/2R para cuatro bits, como se muestra en la figura 2.2. Supera uno de los problemas en el DAC de entrada ponderada binariamente, al requerir sólo dos valores de resistores.

Supongamos que la entrada D3 es

ALTA (+5 voltios) y las demás son BA-

JAS (tierra, cero voltios). Esto representa el número binario 1000. Un aná- lisis de circuito mostrará que esto se reduce a la forma equivalente ilustrada en la figura 2.3A. Esencialmente, ninguna corriente va a través de la resistencia equivalente 2R, porque la entrada int-ersora está en tierra virtual. Así, toda la corriente (1 =5 voltios/2R) a través de R7, va también a través de

RF v el voltaje de salida es -5 voltios. El amplificador operacional mantiene la entrada inversora (-) cerca de cero voltios debido a la retroalimentación negativa. Por lo tanto, toda la corriente va a través de RF en lugar de ir a la entrada inversora.

La fiapra 2.3B muestra al circuito equivalente cuando la entrada D2 está

a +5 voltios y las demás están en tierra. Esta condición representa 0 100. Si calculamos R8, obtenemos 2.5 voltios

en serie con R, como se muestra. Esto resulta en una corriente a través de RF de 1 = 2.5V/2R, lo que da un voltaje de salida de -2.5 voltios. Tenga en mente que no hay corriente dentro de la entrada inversora del opamp, y no

9. L A CONVERSION DlGlTAL DE SEÑALES

Figura 2m3 0 Circuito equivalente para D3 = 1. D2 = O DI =O, a = O

Resistencia en escalera equivalente, con DI, DI v Do a tierra

O Clrcuito equivalente para D3 = O. D2 = 1, DI = O, Do = O

Do = O DI = o D3=0

@ Circuito equivalente para D3 = O, Da = O, DI = 1, Do = O

1 =m

SAL

I r 0

hay corriente a través de la resistencia equivalente a tierra porque tiene cero voltios a través de ella debido a la tierra virtual. La figura 2.3C muestra al circuito equivalente cuando la entrada Di está en +S voltios y las demás están

en tierra. Esta condición representa 00 10. De nuevo, si calculamos R8, obtenemos 1.25 voltios en serie con R, tal como se indica. Esto resulta en una corriente a través de RF de 1 = 1.25 voltios/2R, lo que da un voltaje de salida de -1.2 5 voltios.

En la figura 2.4 se muestra el circui-

to equivalente que representa el caso donde Do está en +5 voltios y las de-

más entradas están en tierra. Esta con- dición representa 000 1. Calculando R8 da un equivalente de 0.625 voltios en serie con R, como se muestra, la corriente resultante a través de RF es 1 = 0.625 voltios/2R, lo que da un voltaje de salida de -0.625 voltios.

Observe que cada entrada ponderada más baja sucesiva produce un voltaje de salida que se divide, de manera que el voltaje de salida es proporcional al peso binario de los bits de entrada.

0.625V I = - Figura 2.4 2R RF

CARACTEI~STICAS DE plo, si un conversor tiene una salida LOS CONVERSORES D/A de escala completa de 10 voltios y la

exactitud es +O. 1 % , entonces el error Las características de desempeño de

un DAC incluyen resolución, exactitud, linealidad, monotonicidad y tiempo de establecimiento, con ellas podemos comparar entre diferentes tipos de dispositivos de la misma clase. Las características de los DAC se descri- ben en la lista siguiente:

La resolución de un DAC es el recí- proco del número de pasos discretos en la salida. Esto, por supuesto, depende del número de bits de entrada. Por ejemplo, un DAC de 4 bits tiene una resolución de una parte de z4-1 (una parte en quince). Expresa- da como un porcentaje es (111 5) lOO=6.67%. El número total de pasos discretos es igual a 2"-1, donde "n" es el número de bits. La resolución también puede expresarse como el número de bits que se convierten. La exactitud es una comparación de la salida real de un DAC con la salida esperada. Se expresa como un porcentaje de voltaje de salida de escala completa o máximo. Por ejem-

máximo de cualquier voltaje de salida es

(10 voltios) . (0.001) 1 O milivoltios

Idealmente, la exactitud debe ser, a lo mucho, +1/2 de un bit menos significativo (LSB). Para un conversor de 8 bits, 1 LSB es U256 = 0.0039 (0.39% de escala completa). La exactitud debe ser aproximadamente +0.2 %.

Un error lineal es una desviación desde la salida de línea recta ideal de un DAC. Un caso especial es un error de balance, que es la cantidad de voltaje de salida cuando los bits de entrada son' todos ceros. Un DAC es monotónico si no toma ningún paso inverso cuando se hace su secuencia sobre todo su rango de bits de entrada. El tiempo de establecimiento, se define normalmente como el tiempo que toma un DAC en ajustarse dentro de +1/2 del LSB de su valor final cuando ocurre un cambio en el códi- go de entrada.

....... .........

.............. .- "- ..........

Capítulo ..U.. ... --.

CONVERSORES ANALOGICOS / DCGITALES

INTRODUCCIÓN ros. Un conversor de 4 bits de este tipo requiere quince comparadores. En

Como hemos visto, la conversión general, se requieren 2"-l comparado- analógica a digital es el proceso me- res para la conversión a un código bi- diante el cual una cantidad analógica nario de "n" bits. Una de las desventa- se convierte a la forma digital. Es ne- jas del ADC de relámpago es el gran cesaria cuando las cantidades medidas número de opamp's comparadores ne- deben estar en forma digital para procesarse en una computadora o para una exhibición o almacenamiento. Ahora examinaremos varios tipos de conversores A/D.

Conversión A/D relámpago El método de relámpago

utiliza comparadores que rela- cionan voltajes de referencia con el voltaje de entrada analó- gico. Cuando el voltaje analó- gico excede el voltaje de referencia para un comparador dado, se genera un estado de salida ALTO.

La figura 3.1 muestra un conversor de 3 bits que usa siete circuitos comparadores; no se necesita un comparador para la condición de todos los ce-

Figura 3.1 Un ADC relámpago de 3 bits

O ENABLE u i l - Pulsos de

cesarios para un número binario de tamaño razona- ble. Su ventaja principal es que ofrece un tiempo de conversión rápido, sino que es inmediato.

El voltaje de referencia para cada comparador se establece mediante la red divisora de voltaje resisti- va. La salida de cada comparador se conecta a una entrada del codificador de prioridad. El codificador hace un niuestreo mediante un pulso sobre la entra-

Circuito convertidor digital lanalógico d e rampa d e 8 Bits

Entrada analógica

7

Circuito

Contador 0-256

CLK reloj

Voltaje de referencia en escalera

1 DAC 1

Do D1 D2 Código D3 binario D4 de D5 8 Bits D6 D7

Figura 3.2

da de capacitación, y un código binario de 3 bits que representa el valor de la entrada analógica aparece en las salidas del codificador. El código binario se determina mediante la entrada de orden superior que tenga un nivel AL- TO.

La tasa de muestre0 determina la exactitud con la cual la secuencia de códigos digitales representa la entrada analógica del ADC. Mientras más 'muestras se tomen en una unidad dada, mis exactamente se representará la señal analógica en forma digital.

Conversor A/D de rampa digital E1 método de rampa digital de con-

versión AíD, se conoce también como el método de rampa de escalón o de contador. Emplea un DAC y un contador binario para generar el valor digital de una entrada analógica. La figura 3.2 muestra un diagrama de este tipo de conversor.

Supongamos que el contador em-

pieza en RESES y la salida del DAC es cero. Ahora suponga que el voltaje analógico se aplica a la entrada. Cuan- do excede el voltaje de referencia (salida de DAC), el comparador cambia a un estado de salida ALTO y activa a la compuerta , ! D . Los pulsos de cro- nómetro empiezan a avanzar el contador a través de sus estados binarios, produciendo un voltaje de referencia de escalón desde el DAC.

El contador continúa avanzando de un estado binario al siguiente, produciendo pasos sucesivamente más grandes en el voltaje de referencia. Cuando el voltaje de escalón de referencia alcanza al voltaje de entrada analógico, la salida del comparador se pone en estado BAJO e inhabilita a la compuerta AND, cortando así los pulsos de cro- iiómetro para detener el contador. El estado binario del contador iguala en este punto al número de pasos en el voltaje de referencia requerido para hacer la referencia igual a, o mayor

Figura 3.3 Secuencia de conversión de una señal analógica utilizando una resolución de 4 Bits

Voltaje de referencia en escalera 1110 Entrada

Tiempo de conversion máximo para estos valores particulares

Tiempo de conversión mínimo para estos valores particulares

que la entrada analógica. Este número binario, por supuesto, representa el valor de la entrada analógica. El circuito lógico de control carga la cuenta binaria en los flip-flops y reajusta el contador, con lo cual se inicia otra secuencia para hacer un muestre0 del valor de entrada.

El método de rampa digital es más lento que el método de relámpago porque, en el peor caso de entrada má- xima, el contador debe secuenciar a través\de su nú- mero máximo de estados antes de que ocurra una conversión. Para una conversión de 8 bits, esto significa un máximo de 256 estados de contador.

En la figura 3.3 se muestra una secuencia de con- versión de una se- ñal para una reso-

lución de 4 bits. Observe que para cada muestra, el contador debe contar desde cero hasta el punto en el que el voltaje de referencia de escalón alcance el voltaje de entrada analógico. Los tiempos de conversión varían, dependiendo del voltaje analógico.

Conversor A/D de rastreo El método de rastreo utiliza un con-

tador ascendente/descendente. Es más rápido que el método de rampa digital

Circuito convertidor A 1 D de rastreo con resolución de 8 Bits Figura Entrada

analógica

porque el contador no se restablece después de cada muestra, pero, en cambio, tiende a seguir la entrada ana- lógica. La figura 3.4 muestra un ADC de rastreo de 8 bits común.

Mientras el voltaje de referencia de

Señal analógica digitalizada utilizando un convertidor A/D de rastreo. v

Figura 3.5

salida sea menor que la entrada analó- gica, la salida del comparador será AL- TA, colocando al contador en el modo de cuenta ascendente, lo que ocasiona que éste produzca una secuencia ascendente de cuentas binarias. Esto causa un voltaje de referencia de esca- lón creciente del DAC, que continúa hasta que la rampa alcance el valor del voltaje de entrada.

Cuando el voltaje de referencia iguala la entrada analógica, la salida del comparador cambia a BAJA y pone 91 contador en el modo de cuenta descendente, haciendo que se regrese una cuenta. Si la entrada analógica está de- creciendo, el contador continuará re- gresando en su secuencia y siguiendo efectivamente a la entrada. Si la entrada está creciendo, el contador regresa- rá una cuenta después de que ocurra la comparación y enseguida continuará de nuevo hacia adelante.

Cuando la entrada es constante, el contador retrocede una cuenta cuando la comparación ocurre. La salida de referencia ahora es menor que la entrada analógica, y la salida del comparador se hace ALTA, ocasionando que

el contador cuente hacia arriba. Tan pronto como el contador se incremen- te en un estado, el voltaje de referencia se vuelve más grande que la entrada, conmutando al comparador a su estado BAJO. Esto hace que el contador regrese una cuenta. Esta acción de ir adelante y atrás continúa mientras la entrada analógica sea un valor constante, ocasionando así una oscilación entre dos estados binarios en la salida. Esta es una desventaja de este tipo de conversor. La figura 3.5 muestra el proceso de rastreo de este tipo de ADC para una conversión de 4 bits.

Conversor ALD de pendiente Única A diferencia de los métodos de ram-

pa digital y rastreo, el conversor de pendiente única no requiere un DAC. Utiliza un generador de rampa lineal para producir un voltaje de referencia de pendiente constante. En la figura 3.6 se muestra un diagrama de un circuito conversor de pendiente única. Al principio de un ciclo de conversión, el contador pasa a RESET (se inicia la cuenta desde cero) y la salida del generador de rampa es de cero voltios. La

Diagrama esquemático de un circuito convertidor A/ü de pendiente única

Entrada analógica CLK v 1 I

L . 1 1 Comparador Contador

1 1 1 Reset

Fascículo 9. LA CONVERSION DlGlTAL DE SEÑALE - X m-" u> *. - - - -e-w< " - x --u x

Figura

Generador Red lógica

Salida binaria O BCD

entrada analógica es mayor que el voltaje de referencia en este punto y, por lo tanto, produce una salida ALTA desde el comparador. Este ALTO activa el cronómetro al contador y echa a andar al generador de rampa.

Suponga que la pendiente de la rampa es lvolts/milisegundos. La rampa se incrementaEi-hasta que igua- le a la entrada analógica; en este pun- to la rampa pasa a RESET y la cuenta BCD se almacena en los flip-flops mediante el circuito lógico de control. Supongamos que la entrada analógica es 2 voltios en el momento de la com- paración. Esto significa que la rampa es también 2 voltios y ha estado fbn- cionando por 2 milisegundos. Puesto que la salida del comparador ha sido ALTA por 2 milisegundos, se ha per- mitido que 200 pulsos de cronómetro pasen a través de la compuerta hacia el contador (suponiendo una frecuencia de cronómetro de 100 kilohertz). En el momento de la comparación, el

contador se encuentra en el estado binario que representa al decimal 200. Con una escala y des- c o d i f i c a c i ó n apropiadas, este número binario puede exhibirse como 2.00 voltios. Este concepto básico se usa en algunos voltímetros digitales.

Conversor A/D de pendiente dual La operación de un ADC de pen-

diente dual es similar a la del tipo de pendiente única, excepto que en el primero se usa una rampa de pendiente variable y una rampa de pendiente fija. Este tipo de conversor es común en voltímetros digitales y otros tipos de instrumentos de medición. Un generador de rampa (integrador), Al, se usa para producir la característica de pendiente dual. En la figura 3.7 se muestra un diagrama de bloques de un ADC de pendiente dual.

Mientras que en la figura 3.8 se ilustra la conversión de pendiente dual. Empiece por suponer que el contador está en RESET y la salida del integrador es cero. Ahora suponga que se aplica un voltaje de entrada positivo a la entrada, a través del interruptor (S 1 ,) tal como lo eligió el circuito lógi- co de control. Puesto que la entrada inversora de Al es una tierra virtual, y

Circuito conversor A 1 D de pendiente dual Entrada

analógica (Vent)

Figura 3.7

Control de conmutador Red Iógica de contrd

EN FLIP-FLOPS (activación)

Y

Salida binaria

suponiendo que Vent es constante por un periodo dado, habrá corriente constante a través del resistor de entrada R y, por lo tanto, a través del capacitor C. El capacitor C se h r g a li- nealmente porque la corriente es constante y, como resultado, habrá una rampa de voltaje lineal de sentido negativo en la salida de Al, como se ilustra en la figura 3.9. Cuando el contador alcanza una cuenta especificada, se restablecerá, y el circuito lógico de

control conmutará el voltaje de referencia negativo (-VREF) a la entrada Al. En este momento, el capacitor se carga a un voltaje negativo (-V) proporcional al voltaje analógico de entrada.

Ahora, el capacitor se descarga li- nealmente debido a la corriente constante desde -VREF como se muestra en la figura 3.10. Esta descarga lineal produce una rampa de sentido positivo en la salida de Al, empezando en -V y

Rampa con tendencia negativa de intervalo fijo Figura 3.8

Vent o

1 CLK

m,,=llJ L > Cuenta hasta n y I luego reestablece ! -

Intervalo fijo - J

,- t=n cuentas 1 1 /

- Fascículo 9. LA

=- - - W" - ALES

Final del intervalo fijo cuando el contador envía un pulso para controlar la red lógica y conmutar al S1

Vent

-v > c

o Reestabl. de - - contadur

- - - I R I l I

I I I I I

Red lógica n Cerrojos

de control ' EN

l l l l l l ! l Figura 3.9

teniendo una pendiente constante que es independiente del voltaje de carga.

Conforme el capacitor se descarga, el contador avanza desde su estado de restablecimiento. El tiempo que tarde

-

el capacitor en descargarse a cero depende el voltaje inicial -V (proporcional a Vent), porque la tasa de descarga (pendiente) es constante. Cuan- do el voltaje de salida del integrador

(A1) llega a cero, el comparador (A2)

cambia al estado BAJO e inhabilita al cronómetro del contador. La cuenta binaria se cierra, completando así un ciclo de conversión.

La cuenta binaria es proporcional a Vent porque el tiempo que el capacitor tarda en descargarse depende sólo de - T) y el contador registra este intervalo de tiempo.

-L

Tiempo variable

O t=n cuentas

endiente fija I

Red Iógica Cuenta cargada

de control en los cerrojos

n EN I I I I I

D7 D5 D4 D3 D2 D1

Rampa con tendencia positiva y pendiente fija, mientras el contador cuenta hacia arriba nuevamente. Cuando la rampa alcanza O V, se detiene el contador y la salida del Figura 3.1 8 contador se carga en los cerrojos

Vent

r CLK

--nrL---- Cuenta hasta que - la rampa se anula

R I

-

PRoY ECTOS Describimos en este capítulo algunos circuitos transmisores y receptores que emplean circuitos integrados digitales codificadores, conversores, compuertas, flip-flops , etc. Es- te es el último apartado de la obra dedicado a circuitos y por ello decidimos incluir proyectos que posean todos los elementos estudiados a lo largo del curso. Por tratarse de un "apéndice", la descripción de cada circuito se realiza sin incluir la placa de circuito impreso, ni el montaje en ex- perimentador digital y tampoco la lista de materiales, sin embargo, quienes deseen armar cada prototipo, no ten- drán inconvenientes si arman los diagramas con los componentes mencionados.

Vamos a desarrollar varios circuitos en los que veremos distintas maneras de lograr un mismo efecto, a partir de circuitos integrados comerciales que poseen elementos estudiados en este curso. El transmisor que realizaremos utiliza un integrado MC 145026 como codificador y lo dotamos de cuatro canales de emisión, en la versión simple, y 16 canales en la versión multiplexada

BCD. Luego veremos el receptor, en el que usamos como decodificador el integrado MC 14502 7, y las variantes que se pueden lograr en la demultiple- xión según los requerimientos de comando que se necesiten.

Proyecto 1 : Transmisor de 4 Canales

En la figura 4.1 se observa el circui- to esquemático de este transmisor. La

L L 1 Figura 4.1

frecuencia de operación está en el orden de los 300MHz, la cual es modulada por los trenes de pulsos que se generan en el integrado 145026 cada vez que pulse una tecla.

Fascículo 9. LA CONVERSION DlGlTAL DE SENALES

Funcionamiento: Ya sabemos que este integrado no

consume corriente mientras está en reposo, y sólo lo hace en el tiempo de funcionamiento. También sabemos que se pone en función al enviar el terminal 14 (habilitación) a masa. Por este motivo la pila de 12V que usamos para la alimentación de todo el circui- to, está permanentemente conectada, o sea, sin interruptor. En este caso utilizamos un transistor N P N para enviar a masa dicho pin 14, de este modo la emisión se produce en forma simultá- nea con el cierre de un pulsador, ya que todos ellos atacan la base del transistor a través de resistencias de lo&. De este modo cada vez que se pulsa uno, o más de uno, se da un nivel alto en la entrada dato correspondiente y se polariza positivamente la base del transistor, éste se satura y envía a masa el terminal 14. En esta situación el integrado se pone en marcha y genera los trenes de pulsos codificados que se obtie- nen en la salida del pin 15 y se aplican a la base del transistor oscilador, Si bien hay otros transistores que se pueden usar en esta etapa, preferimos el BF199 por sus buenas condiciones de estabilidad trabajando en esta banda de UHE El BF199, al igual que el BC548, está al corte mientras no reciba señal del integrado, porque la salida del pin 15 se encuentra en O cuando éste no está activo; por lo tanto, tampoco esta etapa consume corriente cuando está en reposo. El diodo led conectado desde +& al colector del 548 cumple la doble función de indicar qué se está emi- tiendo y el estado de la pila. Efectiva-

mente como su alimentación se efectúa a través de un zener de 6,8V, el brillo del mismo se irá reduciendo con la descarga y al descender a menos de 9V, no encenderá nada. Decimos a menos de 9V porque se debe considerar la propia caída en el led, que es de 2V y que se suma al valor zener del diodo: 6.8 + 2 = 8.8V El transmisor aún fun- cionará, pero el led nos anuncia que ha llegado la hora de reemplazar la pila. Los pines 1 a 5 se usan para codificar la transmisión; ya sabemos que se efectúa en trinario, es decir que cada patita se puede dejar sin conexión, o bien co- nectarla a masa o a +B. Las patitas 6, 7, 9 y 10, corresponden a las entradas de datos a enviar, o sea, que cada 1 que se aplica a estas entradas será transmitido en el orden del código BCD, y luego en el receptor se hará la decodi- ficación correspondiente.

Proyecto 2: Transmisor de 16 Canales

Básicamente este transmisor es igual al anterior, la diferencia radica en las entradas de datos, que en este caso hay que multiplexarlas para lograr transmitir el código BCD correctamente. Para ello realizamos una matriz con diodos rápidos comunes, del tipo lN4148 o similares, a fin de aplicar en las entradas de datos los estados altos necesarios que den salidas desde el O decimal hasta el 15 decimal, o sea 0000 hasta 11 11 en binario.

Funcionamiento: En la figura 2 se observa esta matriz

Curso práctico de ELECTRONICA DlGlTAL

1 5 14 13 1 2 1 1 10 9 8 7 6 5 4 3 2 1 O COMUN

Figura 4.2

de diodos y su conexión con las entradas de datos del integrado. Analicemos brevemente cómo funciona la matriz de diodos: al apretar la tecla correspondiente al O, se polariza el transistor pero no se aplica tensión a ninguna entrada por lo tanto se cierra el terminal 14 a masa y se produce la transmisión de un cero (entradas = 0000). Con la tecla 1 se aplica un nivel alto en la entrada del terminal 6 que corresponde a la columna 2 por lo que la trans~nisión será de un 1 en código BCD (entradas = 0001). La tecla 7 envía nivel alto a las patitas 6, 7 y 9 por lo cual el número 7 decimal será transmitido en BCD (O 1 1 1) y yendo al otro extremo, observamos que la tecla 15 polariza las cuatro entradas con nivel alto, o sea un 15 binario (entradas = 11 1 l), lo que significa que en el receptor, las cuatro salidas disponibles más la salida VT, esta- rán activas. Esto sucederá con el resto de teclas que no mencionamos, es decir que el número decimal que le corresponde, al apretarla, enviará niveles altos a las entradas correspondientes, a través de los diodos, para formar el mismo número en código BCD, el que finalmente será emitido.

Analice cada tecla y vea que esta verdad se cumple. El circuito está preparado para usar un teclado lineal de 16 teclas, que i$s el máximo número que podemos transmitir (1 11 l), pero nada

impide realizarlo con un teclado de 12, por el contrario, será más fácil la elabo- ración de la matriz de diodos, ya que las últimas líneas correspondientes a las teclas 12, 13, 14 y 15 no se instalan, como así tampoco los diodos asociados a ellas, que son 12.

De esta manera el número más alto que se puede transmitir es el once (10 1 1). La bobina osciladora es muy fá- cil de construir; se trata de una sola vuelta de alambre de cobre de 1 mm de sección sin llegar a cerrarla, y con un diámetro de 15 mm. Para quienes se animen a dibujar el impreso, pueden formarla del mismo cobre, en forma circular o rectangular, dándole un ancho a la pista de 3 mm. El choque de RF es de 1,5pH o 2,2pH, del tipo resistencia (el aspecto físico parece una resistencia). El trimmer para el ajuste de frecuencia es de 2,7 a 10pF de varia- ción, del tipo MURATA de color azul. Si es de mayor capacidad también funciona, pero se torna más crítico el ajuste. Las resistencias son comunes, pero los capacitores conviene que sean del tipo plate o multicapa, ya que tienen mejor precisión en su valor y mayor estabilidad térmica.

Antena 25 Cm t 8 V

10K 18011 VSS

150K 7 a 16 8 12K

6 ' 15 -O-A

33Pf

6,8K

Figura 4.3 RECEPTOR DE 4 CANALES CODIFICADO

Proyecto 3: Receptor Básico transistor BC550, que es muy similar al BC547 pero con menor nivel de rui-

Veremos ahora cómo recibir los dado; está dispuesto como amplificador tos a partir de las señales emitidas por cualquiera de los dos transmisores descritos. Comenzaremos con el receptor de 4 canales.

Funcionamiento: En la figura 4.3 observamos el cir-

cuito del receptor que emplearemos para recibir y decodificar las señales emitidas. Se trata de un receptor rege- nerativo que posee buena sensibilidad y, dada su sencillez, es apto para los fines buscados.

Se compone de cuatro etapas; la primera de ellas es la osciladora en la que usamos un transistor de R.E para alta frecuencia, tipo MPSHI O; también pueden usarse los tipos BFW92, BFR91, BFR93 y BFR96 con buenos resultados. Los elementos que compo- nen esta etapa son de las mismas ca- racterísticas que los empleados en el transmisor, en cuanto a la bobina, choque de R.F. trimmer, etc.

La segunda etapa opera con un

de alta ganancia para la señal de baja frecuencia, que es precisamente la se- ñal de trenes de pulsos ya detectados en la etapa osciladora. Luego la señal se vuelve a amplificar en la tercera etapa por medio del amplificador operacional 741. Por último, la cuarta etapa se encarga de conformar la señal digital, en amplitud y cuadratura, para ser aplicada a la entrada del integrado decodificador MC 14502 7. En esta etapa utilizamos un transistor BC547, ya que no se requiere ninguna condición especial, y bien puede usarse cualquier transistor NPN de usos generales.

Las salidas del integrado 145027 se ha11 identificado según el código BCD o sea que la salida A pertenece al dígi- to menos significativo y la salida D, al más significativo y corresponden a los pines 15, 14, 13 y 12, respectivamente. También disponemos de la salida de validación de transmisión (VT) que sabemos es una tensión de nivel alto que aparece siempre que la recepción

ráctico de ELECTRONICA D l G l T A L

se establezca en el código correcto. Recuerde que la salida VT es independiente de las salidas BCD, o sea que aun cuando la recepción corresponda al código O (OOOO), esta tensión estará presente, mientras que las salidas BCD estarán todas en O.

Proyecto 4: Etapa de Control de 4 Canales

El circuito siguiente corresponde a una etapa de control multipropósito. Al asociarla con el receptor base, disponemos de 4 canales con los que se pueden accionar luces, alarma, porto- nes, artefactos eléctricos, etc, por citar algo, ya que su imaginación sabrá darle otros usos. En la figura 4.4 expone- mos este circuito.

Funcionamiento: Las salidas del integrado 145027 in-

cluso la salida VT, se conectan a un integrado CD4081, que es una cuádru-

ple compuerta AND de 2 entradas. Se incluye este integrado para evitar los cerrojos del 5027, que en este circuito no son necesarios; por otra parte, digamos que no son muy fiables. De acuerdo a la tabla de verdad AND, só- lo tenemos salida de nivel alto cuando sus dos entradas están en 1, los demás estados dan salida O. Observando el circuito vemos que la salida VT se conecta con una de las entradas de todas las compuertas. Las otras entradas se conectan a las salidas BCD del 5027.

De este modo para que una compuerta conmute a 1, es necesario que reciba el 1 correspondiente a la salida BCD del 5027 y el 1 correspondiente a la tensión VT. Luego, al cesar la transmisión, la tensión VT pasa a O, por lo que aunque haya quedado rete- nido el 1 de la salida del 5027, la salida de la compuerta 4081 será O (1 .O =

O). Esta situación será igual en las de- más compuertas.

En el instante de transmitir, al apre-

8 , - 1K M A 1 r-

Figura 4.4

tar un pulsador, es tablecemos un nivel alto en la entrada dato y en la base del transistor. De este modo el transmisor se pone en fun- ción y envía el 1 que hay en el dato. Pero al soltar el pulsador, se interrumpe el nivel positivo en el

dato y en el transistor y esto trae como consecuencia que la última parte de la emisión de la "palabra" digital, algunas veces corresponda a un O, ya que el da- to en esa última fracción de segundo está en O. Esto trae aparejado que el integrado 14502 7 algunas veces no re- tenga en los cerrojos de salida el dato enviado. La resistencia de 10kQ en serie con la línea VT y el electrolítico de 1pF se encargan de filtrar posibles es- purios de línea que pueden producir cambios indeseados en las compuertas.

Las salidas de las compuertas van a las cuatro líneas de control disponibles; se han representado dos de ellas con sendos Flip-Flops CD4013, conectados como llaves oscilantes o vai- vén y las otras dos como seguidoras de la transmisión. Esto significa que al apretar el pulsador correspondiente a la línea A del transmisor, el Flip-Flop cambia de estado y pone a 1 la salida Q que queda retenida, se satura el transistor y cierra el relé. Una nueva pul- sación con el mismo botón, lleva el Flip-Flop a su estado de reposo, con lo cual se desactiva el relé. La línea D funciona del mismo modo, con el bo- tón correspondiente del transmisor. Las otras dos compuertas polarizan un transistor en cada línea B y C, ambos están dispuestos como comúnmente se denomina "colector abierto". Estas dos líneas sólo están activas mientras se mantengan pulsados los botones correspondientes del transmisor, al sol- tarlos, se interrumpe la transmisión y retornan a O.

Se pueden instalar relés de alta potencia, del tipo usado en los automóvi-

+ 1 4 7- t = 8V Todos. Figura 4.5

S 2 S 3 S 4

S 5 S 6 S 7 S 8 S 9 S1 o S 1 1 S 1 2

S1 3 S 1 4 S1 5

O A c t i v o

\ receptor se aplican a las entradas del integrado CD4081, que funciona del mismo modo. Las salidas de este integrado se conectan con las entradas A, B, C, y D del 4514.

En estas condiciones está todo dispuesto para que se efectúe la decodifi- cación de cualquier número decimal entre el O y el 15 que se emita con el transmisor de 16 canales expuesto. Pa- ra lograr un O activo de nivel alto, es decir que se comporte como las demás salidas, recurrimos a los oficios de dos diodos y un transistor.

Toda vez que se reciba una transmi- sión entre el uno y el quince, la salida VT pasa de tener un nivel bajo a un nivel alto, y la salida SO lo hace a la in- versa en el mismo instante, es decir cambia de 1 a O.

De esta manera la base del transistor que estaba a masa a través del diodo conectado a VT, sigue estando a masa, pero ahora a través del diodo conectado a SO. En cambio, si la emisión

desde el transmisor se trata de un O, la salida V T también cambia a 1 como siempre, pero la salida SO se mantiene en el mismo nivel de reposo, es decir: l . En esta situación, y solamente durante la trans- misión del O, los dos diodos

se encuentran con un nivel alto en sus cátodos, por lo que la base del transistor sale de su polarización negativa y pasa a tener un nivel positivo a través de la resistencia de 1OOkSZ conectada a la fuente.

El capacitor electrolítico conectado de base a masa es para introducir una demora en la conducción del transistor a fin de evitar los estados de inde- cisión que inevitablemente se produci- rían por la suma de los tiempos de conmutación de los integrados 408 1 y 45 14, en la decodificación de las líneas 1 a 15, cosa que no ocurre con el O porque en este caso no están activos.

Puede alimentarse con una batería de 9 volt, si el espacio del gabinete lo permite, con lo que se obtiene mayor autonomía.

En este caso el diodo zener hay que reemplazarlo por uno de 4,7V, a fin de que deje de encender por debajo de los 7 volt y anuncie de esta manera el reemplazo de la batería.

ESTRUCTURA DE UNA COMPUTADORA

DE UNA COMPUTADORA

El microprocesador y la microcomputadora revolucionaron la industria electrónica y han tenido un impacto tremendo en muchos aspectos de nuestras vidas. La integración de circuitos integrados de alta densidad ha reducido tan significativamente el tamaño y el costo de las computadoras, que los di- señadores consideran utilizar rutinaria- mente el poder y la versatilidad del microprocesador y la microcomputadora en una amplia variedad de aplicaciones (fkura 1.1).

Analizaremos los principios básicos del funcionamiento de las microcomputadoras. Aunque hablamos mayorita- riamente de las microcomputadoras, casi todos los conceptos e ideas se apli-

carán a computadoras de todos los ta- maños.

LAS COMPUTADORAS DIGITALES

Una computadora digital es una combinación de dispositivos y circuitos digitales que pueden realizar una secuencia programada de operaciones con un mínimo de intervención humana. A esa secuencia de operaciones se les denomina programa.

El programa es un conjunto de instrucciones codificadas que se almacena en la memoria interna de la computadora con todos los datos que el programa requiere; cuando a la computadora se le ordena ejecutarlo, ésta lleva a ca-

bo, a velocidades extrema- damente altas, las instrucciones en el orden en que están almacenadas en la memoria hasta que el programa se completa.

Klocidad de Proceso Sin embargo, es la veloci-

dad con la cual la computa-


dora realiza este acto tan sencillo, lo que lo convierte en una maravilla de la tecnología moderna. Las velocidades del ordenador se miden en Megahertz (Mhz), o millones de ciclos por segundo. Es decir, una computadora con una velocidad de reloj de 250MHz, es capaz de ejecutar 250 millones de operaciones discretas por segundo. Las microcomputadoras de compañías grandes pueden ejecutar entre 200 y 300 millones de operaciones por segundo, mientras que las supercomputadoras utiliza- das en aplicaciones de investigación y de defensa militar alcanzan velocidades de miles de millones de ciclos por segundo. La velocidad y la potencia de cálculo de las computadoras digitales se iiicreinentan aún más por la cantidad de datos manipulados durante cada ciclo. Si una computadora verifica sólo un flip-flop cada vez, dicho flip-flop puede representar solamente dos co- mandos o números. Así, O N simboli- zaría una operación o un número, mientras que OFF simbolizará otra u otro. Sin embargo, al verificar grupos de flip-flops o registros de memoria enlazados como una sola unidad, la computadora aumenta el número de operaciones que puede reconocer en cada ciclo. Por ejemplo, un ordenador que verifica dos flip-flops cada vez, puede representar cuatro números (del O al 3), o bien ejecutar en cada ciclo una de las cuatro operaciones, una para cada uno de las siguientes posibles combinaciones de datos:

OFF-OFF (O) OFF-ON (1)

ON-OFF (2) ON-ON (3)

Capacidad de Procesamiento (capacidad de p~ogramación) Las computadoras de la década de

1970 eran capaces de verificar 8 flip- flops o conmutadores simultáneamen- te; es decir, podían verificar 8 dígitos binarios, de ahí el término bit de datos en cada ciclo. Un grupo de 8 bits se denomina byte y cada uno contiene 256 configuraciones posibles de O N y OFF (1 y O). Cada configuración equivale a una instrucción, a una parte de una ins- trucción o a un determinado tipo de dato; estos últimos pueden ser un nú- mero, un caracter o un símbolo gráfico.

Por ejemplo, el código 1 1010010 puede representar datos binarios o bien, puede indicarle a la computadora que compare los datos almacenados en estos flip-flops con los datos almacenados en determinada ubicación del chip de memoria.

El número de bits simultáneos y el tamaño de los conjuntos de instrucciones, continúa incrementándose a medida que avanza el desarrollo de los orde- nadores digitales modernos.

OPERACI~N DE LAS COMPUTADORAS

Las compatadoras no piensan, es el programador el que ofrece un programa de instrucciones y datos que especifican todos los detalles de lo que debe hacerse, para qué hacerlo y cuándo hacerlo. La computadora es simplemente

Fascículo 10. ESTRUCTURA DE UNA

una máquina de alta velocidad que puede manipular datos, resolver problemas, tomar decisiones, todo bajo el control del programa. Si el programador comete un error en el programa o introduce los datos equivocados, la computadora producirá resultados erróneos.

Una pregunta más adecuada que puede hacerse acerca de esto es: tCó- mo hace una computadora para ejecutar un programa de instrucciones? Por lo general, esta pregunta se responde mostrando un diagrama de la arquitectura de una computadora (la disposi- ción de sus diversos elementos) y des- pués incursionando paso a paso en el proceso que la máquina sigue al ejecutar el programa.

Arquitectura Las computadoras tienen cinco ele-

mentos o unidades esenciales. La unidad aritmética lógica, la unidad de memoria, la unidad de control, la unidad de entrada y la unidad de salida (figura

1.2). Las flechas en este diagrama indican la dirección en la cual fluyen los datos, información o señales de control.

Se usan dos flechas de diferentes ta- maños; las flechas mayores representan datos o información que consiste en un número relativamente grande de líneas paralelas, las líneas menores representan señales de control que, por lo general, son sólo una o unas cuantas líneas.

Unidad Aritmética Lógica También conocida como ALU, por

sus siglas en inglés, es el área de la computadora en la cual se realizan operaciones aritméticas y lógicas con datos. El tipo de operación que se realizará queda determinada por medio de la unidad de control y los datos que serán utilizados por la ALU pueden provenir de la unidad de memoria o de la unidad de entrada.

Los resultados de las operaciones realizadas en la ALU pueden transfe- rirse a la unidad de memoria para ser almacenados de manera temporal o

Organización básica de la computadora

, _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ Figura 1.2 I

(CPUi Unidad central 1

de prozesmiento !

"' entrada

Datos de salida

pueden ser en- viados a la unidad de salida externa.

Unidad de Memoria La memoria

almacena grupos de dígitos (palabras) binarios que pueden representar instrucciones (programa) que la


computadora ejecutará. La memoria también sirve como almacenamiento de resultados intermedios y finales de operaciones aritméticas. La operación de la memoria es controlada por la unidad de control, que indica una opera- ción de lectura o de escritura. Una localidad dada en la memoria se accesa por la unidad de control, la cual proporciona el código de dirección adecuado. Puede escribirse información en la memoria de la ALU o de la unidad de entrada, una vez más bajo el mando de la unidad de control. También, puede leerse información de la memoria de la ALU o de la unidad de entrada.

Unidad de Entrada Está formada de todos los dispositi-

vos que se usan para tomar información y datos externos a la computadora, para después colocarlos en la unidad de memoria o en la ALU. La unidad de control determina hacia donde se envía la información de entrada.

La unidad de control se utiliza para meter el programa y los datos en la unidad de memoria antes de poner en marcha la computadora. Asimismo, esta unidad se usa para introducir datos en la ALU desde un dispositivo externo durante la ejecución de un programa. Algunos de los dispositivos de entrada comunes son los teclados, interruptores, unidades de disco magnético, unidades de cinta magnética y convertidores de analógico a digital (ADC).

Unidad de Salida Consta de los dispositivos que se

usan para transferir datos e informa-

ción de la computadora al exterior. Los dispositivos de salida son dirigidos por la unidad de control y pueden recibir datos de la memoria la o de la ALU, los cuales después se colocan en forma adecuada para su uso externo. Algunos ejemplos de dispositivos de salida comunes son dispositivos de exhibición LED, luces indicadoras, impresoras, unidades de disco o cinta, monitores de vídeo y convertidores de digital a ana- lógico (DAC). Conforme la computadora ejecuta su programa, generalmente tiene resultados de señales de control que debe presentar al mundo exterior. Por ejemplo, un sistema de computa- ción podría tener una impresora de 1í- neas como dispositivo de salida. Aquí, la computadora envía señales para im- primir los resultados en papel. Una microcomputadora podría exhibir sus resultados en luces indicadoras o en dispositivos de exhibición tipo LED.

Inte$az Los componentes que constituyen

las unidades de entrada y salida se llaman periféricos, porque están en el exterior del resto de la computadora.

El aspecto más importante de los pe- riféricos es que incluyen la interfaz. La interfaz se define específicamente como la transmisión de información digital entre una computadora y sus perifé- ricos en una forma compatible y sincronizada.

Muchos dispositivos de entrada y salida no tienen compatibilidad con la computadora debido a diferencias en características, tales como velocidad de funcionamiento, formato de datos (por

Fascículo 10. ESTRUCTURA DE UNA COMPUTADOR ,*--m . A. - "" .

ejemplo, BCD, ASCII, binario), modo de transmisión de datos (serie o paralelo) y nivel de las señales lógicas. Esos dispositivos de entrada y salida requieren circuitos especiales de interfaz que les permiten comunicarse con las secciones de control, memoria y ALU del sistema de la computadora.

Unidad de Control La función de la unidad de control

consiste en dirigir la operación de todas las otras unidades ofreciendo señales de temporización y control. En cierto sentido, la unidad de control es como el director de una compañía, quien es el responsable de mantener a cada uno de los miembros de la misma en coordina- ción adecuada para que se mantenga la producción. Esta unidad contiene circuitos lógicos y de temporización que generan las señales adecuadas que se necesitan para ejecutar cada instruc- ción en un programa.

La unidad de control extrae una ins- trucción de la memoria, mediante el envío de una dirección y un comando de lectura a la unidad de memoria. La palabra de instrucción almacenada en la localidad de la memoria se transfiere después a la unidad de control. Esta palabra de instrucción, la cual está en alguna forma de código binario, es des- codificada después por los circuitos 1ó- gicos de la unidad de control para determinar qué instrucción es solicitada, la unidad de control utiliza esta infor- mación para generar las señales necesarias y así ejecutar la instrucción.

Esta secuencia de búsqueda y acarreo de un código de instrucción y lue-

go la ejecución de la operación indicada, la repite una y otra vez la unidad de control (figura 1.3). Esta secuencia re- petitiva de búsqueda y ejecución conti- núa hasta que se apaga la computadora o hasta que la unidad de control recibe y carga una instrucción que le ordena se detenga.

Entonces, como vemos, la computadora continúa efectuando las mismas operaciones básicas una y otra vez: bús- queda, ejecución, búsqueda, ejecución, etcétera. Por supuesto, los diversos ciclos de ejecución serán distintos para cada tipo de instrucción, conforme la unidad de control envía señales diferentes a las otras unidades para ejecutar una instrucción en particular.

Unidad Central de Procesos (CPW En la figura 1.2, la ALU y la unidad

de control se muestran combinadas en la llamada Unidad Central de Procesos o CPU. Lo anterior se hace común- mente para separar los cerebros de la computadora una mi- crocompu- tadora, la CPU es usualmente un solo microcircuito O, en pocas ocasiones, el microprocesador con uno o dos microcircuitos adicionales.

de otras unidades. En

Ciclo de operación de una computadora

Búsqueda de la siguiente

instrucción

operación

una instrucción de ALTO?

Figura 1.3

ELEMENTOS DE LA COMPUTABORA

Es importante entender la diferencia entre la microcomputadora (pC) y el microprocesador (pP). Una microcomputadora contiene varios elementos, donde el microprocesador es el más importante de todos ellos.

El microprocesador contiene toda la circuitería de las unidades de control y aritmética lógica, en otras palabras, la Unidad Central de Procesamiento o CPU (figura 2.1). Observe que la unidad de memoria incluye dispositivos RAM y ROM. La sección de la R4M consta de uno o más circuitos LSI conectados para ofrecer la capacidad de memoria diseñada. Esta sección de la memoria se utiliza para almacenar programas y datos, los cuales cambiarán con frecuencia durante el curso de la operación. Es también usada para almacenar resultados finales e intermedios de operaciones llevadas a cabo durante la ejecución de un programa.

La sección de la ROM consta de uno o más circuitos ROM para almacenar instrucciones y datos que no varían. Por ejemplo, almacena el programa que permite que la microcomputadora monitoree continuamentc un teclado o bien, almacena una tabla de códigos ASCII que se necesitan para exhibir la

información en un monitor o a una impresora. Las secciones de entrada y salida contienen los circuitos de interfaz que se necesitan para permitir que los periféricos se comuniquen adecuada- mente con el resto de la computadora. En algunos casos, estos dispositivos son microcircuitos LSI diseñados por el fabricante del mi~ro~rocesador para sin- cronizarlo con dispositivos de entrada y salida. En otros casos, los circuitos de interfaz pueden ser tan simples como un registro.

EL MICROPROCESADOR

E1 microprocesador es el corazón de cualquier computadora. Realiza mu-

Figura 2.1 Elementos básicos de la microcomputadora

Unidad de memoria

RELOJES

--

Micropro- cesadores

(CPU) 1 1 1 de entrada / 1 1

Unidad de control unidad de entrada y ALU (CPU)

lnterfaz

de salida

Unidad de salida

chas funciones, entre las cuales podemos resaltar:

Proporcionar las señales de control y temporización para todos los elementos de la microcomputadora. Extraer las instrucciones y los datos de la memoria.

Transferir los datos desde y hacia la memoria, así como a los dispositivos de entrada/salida.

Instrucciones para decodificar. Ejecutar las operaciones aritméticas y lógicas invocadas por las instrucciones. Responder a las señales de control generadas en entrada/salida, tales como reinicio e interrupción.

El microprocesador contiene toda la circuitería lógica necesaria para llevar a cabo las funciones anteriores pero, en general, no hay manera de tener acceso a su lógica interna. En lugar de ello, podemos controlar lo que ocurre dentro de él, mediante un programa formado por varias instrucciones. Este programa se coloca en la memoria para que el microprocesador pueda ejecutarlo; y es justamente esta característica lo que hace al micro tan versátil y flexi- ble.

Lógica Interna La lógica interna del microprocesa-

dor es muy compleja, pero puede considerarse conformada por tres secciones básicas (figura 2.2):

l. La sección de controZ y temporiznción 2. La sección de registros 3. La ALU

La función principal de la sección de control y temporización es traer de la memoria y decodificar (interpretar) las instrucciones que están en ella, y que forman parte de un programa, para después generar las señales de control necesarias para ejecutar las instrucciones. Esta sección también genera las se- ñales de control y temporización para la RAM, ROM y dispositivos de entrada y salida externos. La sección de registros contiene varios de ellos (dentro del CPU), cada uno tiene una fimción especial. El más importante de todos ellos es el contador de programa (Pro- gram Counter PC), el cual mantiene la dirección donde se encuentra la siguiente instrucción que se extraerá de la memoria.

La ALU efectúa una gran variedad de operaciones aritméticas v lhgicas. Estas siempre incluyen la adición y la sustracción, y las operaciones lógicas AND, OR, EX-OR, corrimiento, in- cremento y decremento.

Los microprocesadores más avanza- dos tienen especializadas ALU que realizan operaciones de multiplicación y división. Durante la operación de la microcomputadora, las operaciones que la ALU realiza se llevan a cabo ba-

Figura 2.2 Estructura del microprocesador

/ Sección ALU

Sección de control y temporización

jo el control de la sección de control y temporización. Cabe aclarar que en el fascículo 8 se describe la función de cada bloque con mayor precisión.

Los Microprocesadores Actuales Sin dudas, con la llegada del micro-

procesador Pentium 4, Intel ha intro- ducido un nuevo concepto en tecnolo- gías de fabricación de chips, orientados a obtener el máximo provecho de un sistema operativo.

Con velocidades de reloj superiores a 2GHz, el Pentium 4 ofrece un poten- te soporte para entorno multitareas. Se incluye un sofisticado motor de ejecu- ción rápida, tecnologías Hyper-Pipeli- ned y un bus de sistema a 400MHz (3 veces la velocidad del bus del procesador Pentium 111), que mantienen al sistema muy sensible con una alta capacidad de respuesta, aún cuando los usuarios ejecutan múltiples aplicaciones en primer plano y tareas de fondo.

Si el Pentium MMX era una peque- ña variante del núcleo del Pentium, el Pentium 11 no se le parecía en casi nada (era bastante más avanzado y des- cendía directamente del Pentium Pro, el primero en usar la llamada arquitectura P6). Y en cambio, el Pentium 111 (Katmai y Coppermine), básicamente es un Pentium 11 con algunas mejoras, tal como ya explicamos.

Sin embargo, el Pentium 4 se ha di- señado partiendo casi de cero. Es un chip de 32 bits basado en arquitectura NetBurstTM (microarquitectura) que brinda un desempeño superior a sus antecesores orientado a profesionales del comercio electrónico, usuarios de

Internet de alta velocidad, diseñadores gráficos, usuarios de estaciones de trabajo, amantes de los videojuegos exi- gentes, etc.

La nueva arquitectura empleada en la fabricación de este micro produce mejoras que se miden en téminos de productividad. Y al brindar potencia de escritorio para procesamiento de fondo, ayuda a que la in- fjnestructura en su totalidad funcione con mayor eficiencia y seguridad. Para que tenga una idea, cuando presentamos al Pentium III dijimos que una innovación importante era la temologia de fabricación de 0,18 micras, pues bien, el Pentium 4 (y hasta aZpnos P3) se fabrican con tecnolo- g h de 0,13 micras que permite colocar en el interior del chip a más de 7Y millones de transistores en un espacio reducido.

Con respecto a los micros de AMD, el procesador XP2OOO en realidad trabaja a 1,67GHz y sigue estando fabri- cado con tecnología de 0,18 micras, mientras que su rival, Intel, fabrica los Pentium 4 a 2 y 2,2GHz (e incluso los Pentium 111 como hemos visto) con tecnología de 0,13 micras y con el doble de caché de segundo nivel. A nivel de prestaciones, parece que el nuevo modelo se encuentra con dificultades a la hora de competir con su eterno rival después de que éste actualizara sus pro- cesadores al nuevo núcleo. Sin embargo, las diferencias entre ambos son mí- nimas y no me caben dudas de que en unos meses AMD comience a fabricar chips con tecnología de 0,13 micras. A favor de AMD sigue estando, por supuesto, su precio bastante más bajo.

.

3 Capítulo

LA PLACA MADRE DE LA COMPUTADORA

La placa madre (también llamada placa base o motherboard) es el elemento principal de la computadora, en la que existen o a la que se conectan todos los dispositivos que conforman el equipo (fuente de alimentación, microprocesador, memoria, tarjetas de soni- do, video, etc.).

Existen motherboards de distintos tipos y modelos. Hay placas madre que ya incorporan determinadas tarjetas para manejo de periféricos y otras que poseen conectores para insertarlas. Fí- sicamente se trata de una tarjeta de circuito impreso de material fenólico o sintético que posee el conexionado eléctrico (circuito impreso) para comu- nicar diversos elementos que se colocan sobre ella, entre los que podemos mencionar:

El microprocesador: Slots o conectores de expansión, donde se

insertan las placas de red, de video, mó- dem-fax, ports, etc.

La memoria, que se dispone en módulos. Los chips de control, entre los que se en-

cuentran la BIOS, chipset, bufers, etc. La$ient.e aé a~iinentaczih. Aquz'convze-

ne menirz'onm- qae d~zfiente es o t o de los

la placa madre y que se asocia a ella a tra- vés de conectores.

Conectores Pila Elementos de control

Los conectores de las placas responden a estándares internacionales que permiten el reemplazo de diferentes placas, provistas por varios fabricantes. En función de la forma en que se agru- pan los slots, de cuál es el tamaño y có- mo se disponen los elementos sobre ella, podemos mencionar las siguientes placas:

Baby -AT LPX ATX Placas de última generación

Durante mucho tiempo, la placa Baby-AT, ha sido el estándard elegido por la mayoría de los fabricantes, lo que ha hecho proliferar la cantidad de clones que han aparecido en las últimas dos décadas. Normalmente se trata de una placa de 22 cm x 3 3 cm que posee posiciones determinadas para diferentes elementos, tales como teclado, slots

.,-, . de conexión de perirericos, agujeros para fijación sobre el gabinete, conec-

3.1). Son placas que se encuentran con facilidad en las PCs viejas, desde 286 hasta las primeras Pentium. Por mucho tiempo han sido "vedettes" dado que la calidad de estas placas definía las prestaciones del clon. Sin embargo, con el auge del CD-ROM se hicieron necesarias otras prestaciones que ( L ventilaron" sus limitaciones que motivaron el desarrollo de otros modelos.

Un aspecto característico de estas placas es la inclusión de un conector DIN de 5 terminales de 180" para la conexión del teclado. También es caracterís- tico de estos modelos, el uso de un conector doble para el suministro eléctrico de 6 cables cada uno.

Para "mejorar" la manipulación de elementos sobre las placas se diseñó un nuevo modelo, las LPX, que poseen un tamaiio también de 22 cm x 3 3 cm, pero con un conector para las llamadas 6 6 ricer card" donde se conectan las placas de expansión. Es decir, los slots ya no se encuentran sobre la placa sino que existen conectores para vincularlas. Con esta placa madre, las placas de ex- pansión, una vez montadas, quedan paralelas entre sí (en las Baby-AT quedan perpendiculares). Aún así, estas placas poseen problemas de ventilación por lo cual se diseñaron otros modelos como las ATX, que son las más comunes en la actualidad.

En estas placas, el niicroprocesador se coloca cerca del ventilador de la hente y los conectores para los discos

están sobre un extremo para evitar la "maraña" de cables características de los otros modelos.

Para identificar una placa madre ATX debe fijarse en los conectores; los hay en gran cantidad (tipo USB) y tan- to el teclado como el mouse suelen ins- talarse por medio de conectores inini- DIN de 6 contactos y 270". Otra parti- cularidad es el uso de un solo conector para el suministro eléctrico.

Ahora bien, tal como mencionamos anteriormente, estas placas son causa de la proliferación de clones (máquinas que son ensambladas por distintas empresas usando partes de diferentes fabricantes); sin embargo, empresas tales como IBM, Hewlett-Packard. Acer, etc, suelen emplear sus propios diseños con formas y tamaños especiales que responden a diseños específicos.

distribucion de datos y logica secuencial · pdf fileen las familias lógicas stl y i~...

Documents