convertidores a/d nyquist-rate

36
CONVERTIDORES A/D NYQUIST-RATE

Upload: hazel

Post on 05-Jan-2016

54 views

Category:

Documents


0 download

DESCRIPTION

CONVERTIDORES A/D NYQUIST-RATE. Introducción. Tipos convertidores. 1. Convertidores integradores (1). Integrador de rampa simple Se cuentan pulsos de reloj hasta que V integrador = V in P ara el instante t = t1 alcanza el nivel de Vin : - PowerPoint PPT Presentation

TRANSCRIPT

Page 1: CONVERTIDORES A/D  NYQUIST-RATE

CONVERTIDORES A/D

NYQUIST-RATE

Page 2: CONVERTIDORES A/D  NYQUIST-RATE

Introducción

Tipos convertidores

Baja a media velocidad, gran precisión

Velocidad media, precisión media

Gran velocidad, baja a media precisión

Integrador Aproximaciones sucesivas Flash Sobremuestreo Algorítmico Dos-pasos Interpolado Dualidad funcional Pipeline Intercalado de tiempo

Page 3: CONVERTIDORES A/D  NYQUIST-RATE

1. Convertidores integradores (1) Integrador de rampa simple

Se cuentan pulsos de reloj hasta que Vintegrador = Vin Para el instante t = t1 alcanza el nivel de Vin:

Si el reloj tiene un período T el número de pulsos n que recibirá el contador hasta el instante t1 será:

•Fundamento: convertir un nivel de voltaje en una dimensión de tiempo que se mide con un contador

tRC

VV ref1 TV

RCV

T

tn

ref

in 1

Page 4: CONVERTIDORES A/D  NYQUIST-RATE

1. Convertidores integradores (2) Integrador de doble rampa

Fase (I):): intervalo de tiempo T1 en el que el contador cuenta 2N ciclos de reloj

Vx crece en forma de rampa proporcional

Característica:

los convertidores realizan la conversión en dos fases (I) y (II)

clkN TT 21

Page 5: CONVERTIDORES A/D  NYQUIST-RATE

1. Convertidores integradores (3)

El contador cuenta hasta que Vx sea menor que cero,entonces el valor

del contador es igual al valor digitalizado de la señal de entrada Vin.

•Fase (II): amplitud de tiempo variable, T2

• el contador se pone a cero • el interruptor S1 se conecta a Vref,

•Rampa Vx constante decreciente.

11

1

11

20CR

TV

CR

TVinref

ref

in

V

VTT 12

Page 6: CONVERTIDORES A/D  NYQUIST-RATE

1. Convertidores integradores (4) Desventajas:

El tiempo de conversión no es fijo, depende del nivel de la señal de entrada Vin

la velocidad de conversión es muy lenta Utilización:

realización de medidores de panel digitales voltímetros de continua

Elección de T1: los componentes superpuestos a esta

frecuencia a la señal de entrada significa atenuación

Page 7: CONVERTIDORES A/D  NYQUIST-RATE

2. Convertidores de aproximaciones sucesivas Algoritmo de

búsqueda binaria

Inicio

Muestreo Vin , VD/A = 0, i = 1

Vin > VD/A

bi = 1 bi = 0

VD/A VD/A + Vref / 2i+1 VD/A VD/A – (Vref / 2i+1)

i i + 1

i N

Parar

No

No

Page 8: CONVERTIDORES A/D  NYQUIST-RATE

2.1Aproximaciones sucesivas basados en un DAC

Al final de la conversión, el valor digital en el SAR es el voltaje VD/A sin los 0.5 VLSB de la señal de entrada

El convertidor D/A determina la precisión y la velocidad del convertidor A/D

Se necesita un muestreo y retención a la entrada

•SAR: registro digital de aproximaciones sucesivas

•Control lógico totalmente digital

•Ejecutan la búsqueda binaria

Page 9: CONVERTIDORES A/D  NYQUIST-RATE

2.2. A/D de redistribución de carga unipolar

1. Modo muestreo: capacidades están cargadas a Vin el comparador se pone al voltaje umbral

2. Modo mantenimiento: se abre S2 ,todas las C se unen a tierra. Vx, cambia a –Vin, con lo cual se lleva Vin al array de condensadores. Vref se aplica al array de capacidades durante un ciclo

3. Ciclo de bit: la capacidad más grande se conmuta a Vref. y Vx pasa a valer (-Vin + Vref/2)

Si Vx < 0 => Vin > Vref/2 el CMSB se conecta a Vref.. b1 se considera que es 1

Si Vx > 0 CMSB se conecta a tierra y b1 pasa a ser 0

1

1

1

Page 10: CONVERTIDORES A/D  NYQUIST-RATE

2.3. A/D de redistribución de carga de signo con un voltaje de referencia simple

1. Modo muestreo: todas las C se cargan a Vin mientras el comparador

se pone a la Vumbral. La C mayor se conecta a Vref /2

2. Modo mantenimiento: el comparador primero se resetea, y las C se unen a tierra. Vx, cambia a –

Vin /2

3. Ciclo de bit: la C mayor se conecta a tierra si Vx > 0

Si Vx < 0 => Vin > 0, b1 =

1, la conversión procede como en el caso unipolar

Si Vx > 0, b1 = 0, la C

mayor cambia a tierra, Vx llega a –

Vin /2 – Vref /4 y en la conversión se

procede como en el caso unipolar

Page 11: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

• Son de muy alta velocidad

• Vin se compara con diferentes niveles de tensión.

• Si Vin > Vref => Salida comparador = 0, si no = 1

• Ej: Si Vin = (6/8) x R x Vref entonces entrada al encoder 0001111

Page 12: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

1º Carga de C

2º Si Vin < Vri => Salida inversor = 1 (descarga de C)

Si Vin > Vri => Salida inversor = 0 (carga de C)

Vri

Vin

Page 13: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

Agunas cuestiones de diseño de convertidores flash• Carga de la capacidad de entrada

• Bowing (“Inclinación”) de la cadena de resistencias

• Retardo latch-to-track en el comparador

• Retardo de la señal y/o del reloj

• Supresión del error de burbuja

Page 14: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

• Carga de la capacidad de entrada

- El gran número de comparadores conectados a Vin provoca un gran carga parásita en el nudo Vin.

- La carga de una gran capacidad a menudo limita la velocidad del convertidor Flash

- Normalmente requiere un fuerte y poderoso buffer para conducir Vin.

Page 15: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

• Bowing (“Inclinación”) de la cadena de resistencias

- Las corrientes de entrada de los comparadores bipolares, producen errores en las tensiones de los nodos de la cadena de resistencias.

- Su corrección puede ser obtenida usando circuitería adicional para forzar a que su tensión central sea correcta.

Page 16: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

• Retardo latch-to-track en el comparador

- Tiempo que tarda un latch del comparador en en pasar de modo latch a modo track cuando se presenta una pequeña señal de entrada de la polaridad opuesta a la del periodo anterior.

- Esto se puede minimizar manteniendo las constantes de tiempo pequeñas. Esto se consigue a veces manteniendo la ganancia de los latches pequeña.

Page 17: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

• Retardo de la señal y/o del reloj

- Incluso muy pequeñas diferencias en la llegada del reloj o de las señales de entrada a los diferentes comparadores pueden causar errores

- Una de las formas de solucionar esto es preceder al convertidor de un circuito de muestreo y retención (S/H = Sample and Hold).

Page 18: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos• Ruido de alimentación y de sustrato

Se acoplan fácilmente a través de la circuitería o el sustrato produciendo errores.

Para minimizar este problema:

- el reloj debe ser protegido del sustrato y de la circuitería analógica.

- relojes diferenciales juntos: se previene que las señales se acoplen en el sustrato o a través del aire.

- fuentes de alimentación analógicas separadas de las digitales.

Page 19: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

• Supresión del error de burbuja

- A veces un sólo '1' aparece dentro de la cadena de '0s' (o un '0' dentro de una cadena de '1s') debido a la metaestabilidad del comparador, ruido, cross-talk, ancho de banda limitado, etc.

- Estas burbujas normalmente ocurren cerca del punto de transición del código termométrico.

- Afortunadamente, estas burbujas, pueden eliminarse con una pequeña complejidad extra reemplazando las puertas NAND de 2 entradas con puertas NAND de 3 entradas.

Page 20: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores flash o paralelos

- Ahora debe haber dos errores seguidos para producir error.

- Pero este circuito no elimina el problema del todo.

Page 21: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D de dos pasos (o de subrango)

Convertidores A/D de dos pasos

Son los más populares para alta velocidad y precisión media. Esta popularidad es debida a varias ventajas que tienen sobre los flash. - menor área de silicio,- menor potencia,- menor carga de capacidad,- voltajes menos estrictos,

Aunque:- tienen un retardo mayor,- necesitan CAD más complejos.

Page 22: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D de dos pasos (o de subrango)

1- El A/D MSB de 4 bits determina los primeros 4 MSBs

2- Se halla el error de cuantificación

3- El error de cuantificación se multiplica primero por 16

4- y los LSBs se determinan usando el A/D LSB de 4 bits.

En lugar de requerir 256 comparadores como en un convertidor flash de 8 bits, sólo se necesitan 32 comparadores en un convertidor de dos pasos.

Page 23: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D de dos pasos (o de subrango):Corrección digital de errores

Razón para la corrección digital de errores: facilitar los requisitos del convertidor A/D MSB de 4 bits. Sin corrección de errores, este primer convertidor A/D necesita una precisión del al menos 8 bits. Con corrección de errores sólo necesita 4 bits.

Curiosidad: Aunque el segundo S/H no es necesario, su propósito es permitir que el primer S/H muestree una nueva señal de entrada antes de que el amplificador de ganancia haya terminado de amplificar el valor anterior.

Page 24: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D de interpolación

- El funcionamiento es muy similar al flash.

- El número de amplificadores de entrada unidos a Vin se reduce significativamente.

Esto produce:

1. una menor capacidad de entrada (que es bastante alta para el convertidor flash),

2. una leve reducción de la alimentación

3. y un menor número de voltajes de referencia necesarios.

Page 25: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D interpolación

Page 26: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D interpolados

Los niveles lógicos se asumen 0 y 5 voltios, con los comparadores de entrada teniendo su máxima ganancia en torno a -10.

El umbral del latch está cerca del punto medio de los 2 niveles lógicos (en torno a 2.5 V.).

A medida que Vin crece, el latch para V1 se dispara primero, seguido de V2a y así en adelante hasta V2. Como resultado, se crean más niveles de referencia entre V1 y V2.

Page 27: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D folding (plegables)

Aunque el nº de amplificadores de entrada puede reducirse a través del uso de una arquitectura interpolada, el nº de comparadores de latch sigue siendo 2N para un convertidor de N bits.

Este alto número de comparadores puede reducirse considerablemente usando una arquitectura folding.Un convertidor A/D folding es similar en funcionamiento al de de subrango en que un grupo de LSBs se encuentra separado de un grupo de MSBs.

De todos modos, mientras que un convertidor de dos pasos requiere una convertidor A/D de precisión, un convertidor A/D folding determina el conjunto LSB más directamente a través del uso de un preprocesamiento analógico mientras que el conjunto MSB se determina al mismo tiempo.

Page 28: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D folding (plegables)Pregunta de examen:

Diseñar el bloque lógico

Page 29: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D folding (plegables)

Los bloques folding pueden realizarse usando pares diferenciales trenzados de transistores.

Vout=Va OR Vb

Vb=1 si Vr3<Vin<Vr4

Va=1 si Vr1<Vin<Vr2

Con Vr1<Vr2<Vr3<Vr4

Page 30: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D folding (plegables)

Problema: tiene una gran capacidad de entrada similar a la del convertidor flash.

De hecho, los convertidores flash tienen similares etapas de entrada de pares diferenciales de transistores para cada comparador.

Una alternativa es usar folding e interpolación a la vez.

Page 31: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D pipelined (en tubería)

– La arquitectura de dos pasos descrita anteriormente puede generalizarse a múltiples etapas, donde cada etapa encuentra un sólo bit.

– Pero, una implementación correcta de esta aproximación sería muy lenta, ya que cada bit tiene que esperar por el anterior.

– Para ello se incorpora pipelining. Cuando la primera etapa termine su trabajo, inmediatamente empieza a trabajar con la siguiente muestra.

Page 32: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D pipelined (en tubería)

Page 33: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D pipelined (en tubería)

El diagrama de bloques de un DAPRX se muestra en la figura 13.32.

Page 34: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D pipelined (en tubería)

Lleva N ciclos de reloj procesar cada señal de entrada (si por ejemplo la latencia es N), una nueva muestra puede entrar en la estructura pipeline cada ciclo de reloj.

Aunque la tasa de procesamiento es sólo de una muestra por ciclo, la complejidad es sólo proporcional a N lo que es menor que otras arquitecturas que también procesan una muestra por señal.

Esto hace de los convertidores A/D pipelined una buena opción donde el área pequeña es importante.

Page 35: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D pipelined (en tubería)

En algunas implementaciones pipelined, más de un bit se convierte por etapa.

El estado actual del arte es de 12 a 15 bits para los convertidores pipelined con corrección de errores a 1 o 2 MHz. La velocidad se espera que aumente considerablemente en un futuro cercano.

Page 36: CONVERTIDORES A/D  NYQUIST-RATE

Convertidores A/D de tiempoentrelazado (compartido)

Las conversiones A/D de muy alta velocidad se pueden realizar operando en paralelo con múltiples convertidores A/D.

Aquí F0 es un reloj de 4 veces la velocidad de F1, F2, F3, F4. Además de F1 a F4 están desfasados entre sí el periodo de F0, tal que cada convertidor obtendrá sucesivamente muestras de la señal de entrada Vin muestreadas a la velocidad de F0. De esta forma, los 4 convertidores operan a un cuarto la velocidad de la frecuencia de muestreo de entrada.