UNIVERSIDAD TECNOLÓGICA ISRAEL

Facultad De Electrónica y Robótica

Escuela de Electrónica Digital y Telecomunicaciones

Proyecto Integrador Sexto Nivel

Control de Asistencia por Tarjetas

Néstor Geovanny Cadme MartínezJuan Carlos Chávez Alarcón

TutorIng. José Robles

2009-08-28

Proyecto

Control de asistencia utilizando tarjetas ranuradas

Objetivos

General:

Crear, implementar, analizar un circuito electrónico de control de asistencia utilizando tarjetas ranuradas que identifiquen a cada usuario.

Específicos:

Diseñar las tarjetas necesarias para que lleven la información de cada uno de los usuarios.

Identificar los diferentes dispositivos usados en el circuito, a través de una investigación previa para entender su funcionamiento.

Describir el funcionamiento de los flip flops como elementos indispensables en la elaboración del proyecto, de acuerdo a la forma en que estos sean usados.

Implementar el circuito en una forma práctica, usando los recursos necesarios para la elaboración del mismo, creándolo en un circuito impreso y diseñando una maqueta para mejor entendimiento del mismo.

Descripción

Con este proyecto se intenta alcanzar una eficiencia y mejoramiento en el control de asistencia diaria de los estudiantes a las diferentes clases en un instituto educativo.

Este proyecto usa como base esencial el uso de tarjetas por cada estudiante, en esta tarjeta llevara la información necesaria de identificación individual para reconocer a cada uno de ellos.

El uso de este sistema permitirá registrar incluso el atraso del estudiante a la hora clase, gracias a la ayuda de un reloj el cual definirá el estándar de ingreso a clases en los horarios correspondientes definidos por la institución.

Diagrama de bloque

TEMPORIZADOR

Alcance

Los requerimientos del mercado dinámico actual exige automatizar el control de asistencia de su personal, a fin de destinar el tiempo de recolección manual de datos, en toma de decisiones, aplicaciones, rendimiento y aprovechar el tiempo en el personal.

Gracias a estos motivos se ha logrado orientar este proyecto a solventar esta necesidad.

Este circuito ayudara a mejorar la calidad y eficiencia del conteo, registro y control de asistencia a un salón de clase, un seminario y demás actos en el que intervenga el uso de un horario, y se necesite el registro de asistencia.

Gracias a la facilidad del uso de este sistema por tarjetas ranuradas se creara la posibilidad de incluirlo en un sistema escolar ya sea primario secundario o superior.

Esta tecnología en este caso se aplicara en un salón de clase demostrando el funcionamiento, la eficacia, el tiempo de demora en utilizar el servicio. Además de ello este sistema tendrá las siguientes características:

libre de mantenimiento

auto-instalable

administrado por el usuario final.

Además de ello este sistema tendrá una solución de impresión sencilla y didáctica en papel membretado.

Marco Teórico

Introducción:

Los aspectos necesarios para la elaboracion de este proyecto seran detallados en forma ordenada y adecuada en cada uno de los aspectos nec3sarios para el entendimineto en funciionamineto y particularidades de este proeyecto.

Circuito integrado 555

En la actualidad es construido por muchos otros fabricantes. Entre sus aplicaciones principales cabe destacar las de multibrivador estable (dos estados metaestables) y monoestable (un estado estable y otro metaestable), detector de impulsos, etcétera.

Sus características

fig.1 Esquema en bloques del CI555

Este temporizador es tan versátil que se puede utilizar para modular una señal en Amplitud Modulada (A.M.)

Está constituido por una combinación de comparadores lineales, flip-flops (biestables digitales), transistor de descarga y excitador de salida.

Las tensiones de referencia de los comparadores se establecen en 2/3 V para el primer comparador C1 y en 1/3 V para el segundo comparador C2, por medio del divisor de tensión compuesto por 3 resistencias iguales R. En el gráfico se muestra el número de pin con su correspondiente función.

Descripción de Pines del Temporizador 555

fig.2 Pines del 555

Funcionamiento

El temporizador 555 se puede conectar para que funcione de diferentes maneras, entre los más importantes están: como multivibrador astable y como multivibrador monoestable.

Multivibrador astable

Fig.3 Esquema de la aplicación de multivibrador astable del 555.

Este tipo de funcionamiento se caracteriza por una salida con forma de onda cuadrada (o rectangular) continua de ancho predefinido por el diseñador del circuito. El esquema de conexión es el que se muestra. La señal de salida tiene un nivel alto por un tiempo t1 y un nivel bajo por un tiempo t2. La duración de los tiempos dependen de los valores de R1 y R2.

y

(en segundos)

La frecuencia con que la señal de salida oscila está dada por la fórmula:

el período es simplemente:

También decir que si lo que queremos es un generador con frecuencia variable, debemos variar la capacidad del condensador, ya que si el cambio lo hacemos mediante las resistencias R1 y/o R2 también cambia el ciclo de trabajo o ancho de pulso de la señal de salida según la siguiente expresión:

Hay que recordar que el período es el tiempo que dura la señal hasta que ésta se vuelve a repetir (Tb - Ta).

Flip flops

Un biestable, también llamado bascula (flip-flop en inglés), es un multivibrador capaz de permanecer en un estado determinado o en el contrario durante un tiempo indefinido. Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asíncronos: sólo tienen entradas de control. El más empleado es el biestable

RS. Síncronos: además de las entradas de control posee una entrada de

sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

Flip Flop Tipo D

El flip-flop tipo D fig.4 es un elemento de memoria que puede almacenar información en forma de un "1" o "0" lógicos. Este flip-flop tiene una entrada D y dos salidas Q y Q.

También tiene una entrada de reloj, que en este caso, nos indica que es un FF disparado por el borde o flanco descendente. Si se disparara por el borde ascendente no habría la pequeña esfera el flip-flop tipo D adicionalmente tiene dos entradas asincrónicas que permiten poner a la salida Q del flip-flop, una salida deseada sin importar la entrada D y el estado del reloj.

Estas entradas son: PRESET (poner) y CLEAR (Borrar). Es importante notar que estas son entradas activas en nivel bajo (ver la bolita o burbuja en la entrada)

Ser activo en nivel bajo significa que, por ejemplo:

Para poner un "1" en la salida Q se debe poner un "0" en la entrada PRESET del flip-flop.Para poner un "0" en la salida Q se debe poner un "0" en la entrada CLEAR del flip-flop

fig.4 . flip flop tipo D

Flip Flop JK

Un flip-flop JK fig.5 es un refinamiento del flip-flop SR en el sentido que la condición indeterminada del tipo SR se define en el tipo JK. Las entradas J y K se comportan como las entradas S y R para iniciar y reinicia el flip-flop, respectivamente. Cuando las entradas J y K son ambas iguales a 1, una transición de reloj alterna las salidas del flip-flop a su estado complementario.

Su unidad básica se dibuja a continuación que, como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop JK activado por nivel (FF-JK-AN). Cuando no se especifica este detalle es del tipo Flip-Flop JK maestro-esclavo (FF-JK-ME). Su ecuación y tabla de funcionamiento:

Fig.5 flip flop JK

FIG6. SIMBOLO Y TABLA DE VERDAD DE UN FLIP FLOP J-K.

Un flip-flop JK es un refinamiento del flip-flop RS ya que el estado independiente del término RS se define en el tipo JK. Las entradas J y K se comportan como las entradas R y S para poner a uno o cero (set o reset) al flip-flop (nótese que en el flip-flop JK la entrada J se usa para la entrada de puesta a uno y la letra K para la entrada de puesta a cero). Cuando ambas entradas se aplican a J y K simultáneamente, el flip-flop cambia a su estado de complemento, esto es, si Q=1 cambia a Q=0 y viceversa.

Un flip-flop sincronizado se muestra en la fig.6. La salida Q se aplica con K y CP a una compuerta AND de tal manera que el flip-flop se ponga a cero (clear) durante un pulso de reloj solamente si Q fue 1 previamente. De manera similar la salida Q´ se aplica a J y CP a una compuerta AND de tal manera que el flip-flop se ponga a uno con un pulso de reloj, solamente si Q´ fue 1 previamente.

Multiplexores

Mediante una señal de control deseamos seleccionar una de las entradas y que ésta aparezca a la salida. Haciendo una analogía eléctrica fig.7, podemos comparar un multiplexor con un conmutador de varias posiciones, de manera que, situando el selector en una de las posibles entradas, ésta aparecerá en la salida.

Fig.7

Los multiplexores son circuitos combinacionales con varias entradas y una salida de datos, y están dotados de entradas de control capaces de seleccionar una, y sólo una, de las entradas de datos para permitir su transmisión desde la entrada seleccionada a la salida que es única. La entrada seleccionada viene determinada por la combinación de ceros (0) y unos (1) lógicos en las entradas de control. La cantidad que necesitaremos será igual a la potencia de 2 que resulte de analizar el número de entradas. Así, por ejemplo, a un multiplexor de 8 entradas le corresponderán 3 de control. Podemos decir que la función de un multiplexor consiste en seleccionar una de entre un número de líneas de entrada y transmitir el dato de un canal de información único. Por lo tanto, es equivalente a un conmutador de varias entradas y una salida. 

fig. 8 diagrama en bloque de un multiplexor

  El diseño de un multiplexor se realiza de la misma manera que cualquier sistema combinatorio desarrollado hasta ahora. Veamos, como ejemplo, el caso de un multiplexor de cuatro entradas y una salida que tendrá, según lo dicho anteriormente, dos entradas de control. Esta tabla de verdad define claramente cómo, dependiendo de la combinación de las entradas de control, a la salida se transmite una u otra entrada de las cuatro posibles. Así:    

CONTROL ENTRADAS DATOS SALIDA

A B I0 I1 I2 I3 S

0 0 0 X X X 0

0 0 1 X X X 1

0 1 X 0 X X 0

0 1 X 1 X X 1

1 0 X X 1 X 1

1 0 X X X 0 0

1 1 X X X 0 0

1 1 X X X 1 1

 

Si deducimos de esta tabla de verdad la expresión booleana que nos dará la función salida, tendremos la siguiente ecuación:S = (/A*/B*I0) + (/A*B*I1) + (A*/B*I2) + (A*B*I3)Con la que podremos diseñar nuestro circuito lógico.

 La estructura de los multiplexores es siempre muy parecida a esta que hemos descrito, aunque a veces se añade otra entrada suplementaria de validación o habilitación, denominada «strobe» o «enable» que, aplicada a las puertas AND, produce la presentación de la salida.

Demultiplexores

Una de las aplicaciones más características de los decodificadores era su transformación en los circuitos digitales denominados demultiplexores.

fig.9 diagrama en bloques de un demultiplexor

Un demultiplexor consta de una entrada de datos, varias señales de control y las líneas de salida

El demultiplexor es un circuito destinado a transmitir una señal binaria a una determinada línea, elegida mediante un seleccionador, de entre las diversas líneas existentes fig.9. El dispositivo mecánico equivalente a un demultiplexor será un conmutador rotativo unipolar, de tantas posiciones como líneas queramos seleccionar. El seleccionador determina el ángulo de giro del brazo del conmutador.

fig.10analogía mecánica de un demultiplexor es un selector con una entrada y varias posiciones de salida

Decodificadores

En el tema de los codificadores vimos en qué consistía un codificador, es decir, explicábamos cómo pasar una información utilizada usualmente a una forma codificada que pueda entender nuestro ordenador. Seguidamente, describiremos el modo de realizar la función opuesta mediante los llamados decodificadores.

fig.11 Decodificador básico de dos entradas y cuatro salidas contruido a partir de compuertas NAND

En un sistema digital, como puede ser nuestro PC, se pueden transmitir tanto instrucciones como números mediante niveles binarios o trenes de impulsos. Si, por ejemplo, los cuatro bits de un mensaje se disponen para transmitir órdenes, se pueden

lograr 16 instrucciones diferentes, esto es lo que denominábamos, información codificada en sistema binario. Otras veces nos interesa que un conmutador de varias posiciones pueda funcionar de acuerdo con este código, es decir, para cada uno de los dieciséis códigos debe ser excitada una sola línea. A este proceso de identificación de un código particular se le denomina decodificación.

Dicho de otra manera, un decodificador realiza la función opuesta a la de codificar, es decir, convierte un código binario de varias entradas en salidas exclusivas. Podemos distinguir dos tipos básicos de decodificadores: los excitadores y los no excitadores. En el primero de los casos tenemos, por ejemplo, aquellos cuya misión es convertir el código BCD de sus entradas al formato de salida necesario para excitar un visualizador numérico o alfanumérico.

fig.12Decodificador de cuatro entradas y siete salidas del tipo no excitado

Dentro del tipo de decodificadores excitadores podemos poner como ejemplo uno de los más utilizados en la electrónica digital: el llamado decodificador excitador BCD - 7 segmentos.

Fig.13 decodoficador BCD 7 segmentos

En la actualidad, se utilizan normalmente una serie de dispositivos de representación visual fabricados a base de siete segmentos o barras independientes, mediante las cuales se pueden presentar los dígitos decimales. Estos segmentos pueden ser cristales líquidos, diodos LED, etc. Para excitar a estos dispositivos se han desarrollado toda una gama de decodificadores que reciben la información, procedente de un ordenador o de un aparato de medida, en código BCD y entregan siete salidas preparadas para alimentar los siete segmentos que componen cada dígito decimal. Veamos la estructura de un decodificador excitador BCD-7 segmentos de los más sencillos.

Dado que el código BCD permite hasta 16 combinaciones diferentes y sólo se utilizan 10 para dígitos decimales y 5 para signos especiales, la combinación que queda apaga todos los segmentos. Existe una entrada añadida a las de los cuatro bits del código, que sirve para impedir o permitir la salida del decodificador una vez representadas las entradas. Por lo tanto, el decodificador será un sistema combinacional de cinco entradas y siete salidas.

Representamos la tabla de verdad correspondiente solamente a los diez dígitos decimales, teniendo en cuenta que la entrada de inhibición o "strobe" siempre se encuentra a 1:

Entradas

ABCDa b c d e f g SIGNO

0000 1 1 1 1 1 1 0 0

1000 0 1 1 0 0 0 0 1

0100 1 1 0 1 1 0 1 2

1100 1 1 1 1 0 0 1 3

0010 0 1 1 0 0 1 1 4

1010 1 0 1 1 0 1 1 5

0110 0 0 1 1 1 1 1 6

1110 1 1 1 0 0 0 0 7

0001 1 1 1 1 1 1 1 8

1001 1 1 1 0 0 1 1 9

 

A partir de esta tabla se pueden obtener todas las expresiones booleanas para la construcción de cada una de las salidas del código de 7 segmentos.

 

fig.14 La representación visual de los diez dígitos decimales se suele realizar a través del denominado código de visualización de siete segmentos

Los decodificadores suelen ir conectados a las entradas de etapa de presentación visual, como en el caso de la conexión de un cristal líquido

Compuertas Lógicas

Las computadoras digitales utilizan el sistema de números binarios, que tiene dos dígitos 0 y 1. Un dígito binario se denomina un bit. La información está representada en las computadoras digitales en grupos de bits. Utilizando diversas técnicas de codificación los grupos de bits pueden hacerse que representen no solamente números binarios sino también otros símbolos discretos cualesquiera, tales como dígitos decimales o letras de alfabeto. Utilizando arreglos binarios y diversas técnicas de codificación, los dígitos binarios o grupos de bits pueden utilizarse para desarrollar conjuntos completos de instrucciones para realizar diversos tipos de cálculos.

La información binaria se representa en un sistema digital por cantidades físicas denominadas señales, Las señales eléctricas tales como voltajes existen a través del sistema digital en cualquiera de dos valores reconocibles y representan una variable binaria igual a 1 o 0. Por ejemplo, un sistema digital particular puede emplear una señal de 3 volts  para representar el binario "1" y 0.5 volts  para el binario "0". La siguiente ilustración muestra un ejemplo de una señal binaria.

fig.15

Como se muestra en la figura.15, cada valor binario tiene una desviación aceptable del valor nominal. La región intermedia entre las dos regiones permitidas se cruza solamente durante la transición de estado.  Los terminales de entrada de un circuito digital aceptan señales binarias dentro de las tolerancias permitidas y los circuitos responden en los terminales de salida con señales binarias que caen dentro de las tolerancias permitidas.

La lógica binaria tiene que ver con variables binarias y con operaciones que toman un sentido lógico. La manipulación de información binaria se hace por circuitos lógicos que se denominan Compuertas.

Las compuertas son bloques del hardware que producen señales en binario 1 ó 0 cuando se satisfacen los requisitos de entrada lógica. Las diversas compuertas lógicas se encuentran comúnmente en sistemas de computadoras digitales. Cada compuerta tiene un símbolo gráfico diferente y su operación puede describirse por medio de una función algebraica. Las relaciones entrada - salida de las variables binarias para cada compuerta pueden representarse en forma tabular en una tabla de verdad.

A continuación se detallan los nombres, símbolos, gráficos, funciones algebraicas, y tablas de verdad de las compuertas más usadas.

Compuerta AND

Cada compuerta tiene dos variables de entrada designadas por A y B y una salida binaria designada por x. La compuerta AND produce la multiplicación lógica AND: esto es: la salida es 1 si la entrada A y la entrada B están ambas en el binario 1: de otra manera, la salida es 0. Estas condiciones también son especificadas en la tabla de verdad para la compuerta AND. La tabla muestra que la salida x es 1 solamente cuando ambas entradas A y B están en 1.El símbolo de operación algebraico de la función AND es el mismo que el símbolo de la multiplicación de la aritmética ordinaria (*).Las compuertas AND pueden tener más de dos entradas y por definición, la salida es 1 si todas las entradas son1.

Compuerta OR: 

La compuerta OR produce la función sumadora, esto es, la salida es 1 si la entrada A o la entrada B o ambas entradas son 1; de otra manera, la salida es 0. El símbolo algebraico de la función OR (+), es igual a la operación de aritmética de suma. Las compuertas OR pueden tener más de dos entradas y por definición la salida es 1 si cualquier entrada es 1.

Compuerta NOT:

El circuito NOT es un inversor que invierte el nivel lógico de una señal binaria. Produce el NOT, o función complementaria. El símbolo algebraico utilizado para el complemento es una barra sobra el símbolo de la variable binaria. Si la variable binaria posee un valor 0, la compuerta NOT cambia su estado al valor 1 y viceversa. El círculo pequeño en la salida de un símbolo gráfico de un inversor designa un inversor lógico. Es decir cambia los valores binarios 1 a 0 y viceversa.Compuerta Separador

Un símbolo triángulo por sí mismo designa un circuito separador, el cual no produce ninguna función lógica particular puesto que el valor binario de la salida es el mismo de la entrada. Este circuito se utiliza simplemente para amplificación de la señal. Por ejemplo, un separador que utiliza 5 volt para el binario 1, producirá una salida de 5 volt cuando la entrada es 5 volt. Sin embargo, la corriente producida a la salida es muy superior a la corriente suministrada a la entrada de la misma.De ésta manera, un separador puede excitar muchas otras compuertas que requieren una cantidad mayor de corriente que de otra manera no se encontraría en la pequeña cantidad de corriente aplicada a la entrada del separador.Compuerta NAND:

Es el complemento de la función AND, como se indica por el símbolo gráfico, que consiste en una compuerta AND seguida por un pequeño círculo (quiere decir que invierte la señal).La designación NAND se deriva de la abreviación NOT - AND. Una designación más adecuada habría sido AND invertido puesto que es la función AND la que se ha invertido.Las compuertas NAND pueden tener más de dos entradas, y la salida es siempre el complemento de la función AND.

Compuerta NOR:

La compuerta NOR es el complemento de la compuerta OR y utiliza el símbolo de la compuerta OR seguido de un círculo pequeño (quiere decir que invierte la señal). Las compuertas NOR pueden tener más de dos entradas, y la salida es siempre el complemento de la función OR.

Metodología utilizada

Para cada una de las instancias de este proyecto se aplicarán diferentes métodos de investigación cada uno acorde a la necesidad.

Método inductivo:

Este método servirá para el estudio particular de cada elemento que se implementará en el circuito, dando como resultado final el funcionamiento del controlador de asistencias, y el uso adecuado de la terjeta.

Método experimental:

Se utilizará este método para llevar a cabo la elaboración del circuito electrónico realizando las prácticas pertinentes que ayudará a la elaboración del mismo.

Diagrama Circuital.

SIMULACIÓN:

TEMPORIZADOR DETECCIÓN Y CONTROL VISUALIZADOR

Bloque Temporizador.

Bloque de salida de datos

Bloque de control y detección de datos.

ANÁLISIS FINANCIERO

A continuación se presenta el análisis financiero del proyecto a crearse a fin de determinar su rentabilidad a futuro.

Análisis FODA.

FORTALEZAS

Producto innovador en el control de personal.

Producto que genera un código de seguridad al usuario.

Producto que posee un sistema de comunicación estable con el usuario.

Producto compatible con nuevas tecnologías.

OPORTUNIDADES

Producto es aceptado en el mercado.

Producto de fácil manipulación en el sistema de control hacia una nueva tecnología.

La comunicación del producto se la pueda visualizar en una sola pantalla (mejoramiento de la apariencia).

Producto se implantaría en el mercado.

DEMANDAS

Producto existente en el mercado.

Producto generará desconfianza al consumidor.

Producto que genera confusión por las varias opciones que presenta generando fallas en el registro de los usuarios.

Falta de capital para la inversión de mejoramiento del producto.

AMENAZAS:

Cotizaciones de precios ante la competencia.

Producto generará una vida útil menor.

Incremento del precio del producto.

Producto que sufriría cambios físicos graduales a los del prototipo los cuales no sean aceptados por los consumidores.

Costo de materiales.

Costo de materiales electrónicos.

UNIDADES DESCRIPCIÓN VALOR UNI. VALOR TOTAL.1 C.I LM555 0,40 0,403 C.I 74LS76 1,00 3,001 C.I 74LS293 0,71 0,714 C.I 74LS00 0,40 1,602 C.I 74LS157 0,93 1,861 C.I 74LS138 0,86 0,865 C.I 74LS83 0.75 3.751 C.I 74LS47 0,75 0,751 DISPLAY ANODO COMÚN 1,00 1,0020 RESISTENCIAS 0,02 0,407 DIODOS LED 0,08 0,561 PLACA DE 20x10 1,60 1,603 PULSADORES 0,10 0,30

TOTAL USD. 16.79

Costo de materiales para la caja del controlador de asistencia.

UNIDADES DESCRIPCIÓN VALOR UNI. VALOR TOTAL.2 BARRAS DE SILICON. 0,50 1,004 RESORTES 0,05 0,201 IMPRESIÓN 0,50 0,501 CARTON PRENSADO 0,56 0,56

TOTAL USD. 2,26

Estado de Situación Inicial.

Los señores Juan Carlos Chavez y Nestor Cadme generan una sociedad a fin de generar un producto innovador en el control de asistencia para el personal de una institución educativa, bancaria, privada o estatal.Para lo cual presentan las siguientes cuentas para determinar su situación inicial:

BALANCE GENERAL

  AÑO 0 AÑO 1 AÑO 2 AÑO 3 AÑO 4ACTIVO CORRIENTE          Caja Bancos 506 606 706 806 906Cuentas por Cobrar   300 250 150 50Inventarios           Productos Terminado   30 60 90 120 Productos en Proceso           Materiales Directos 16,79 16,79 16,79 16,79 16,79 Materiales Indirectos 100 100 100 100 100TOTAL ACTIVO CORRIENTE 622,79 1052,79 1132,79 1162,79 1192,79ACTIVO FIJO          Edificio y construcciones 10000 10000 10000 10000 10000Maquinaria y equipos 425 425 425 425 425Muebles y Equipo de Oficina 50 50 50 50 50  10475 10475 10475 10475 10475(-)Depreciaciòn Acumulada 0 44,63 44,63 44,63 44,63TOTAL ACTIVOS FIJOS 10475 10430,37 10430,37 10430,37 10430,37

ACTIVO DIFERIDO          

Gastos Preoperacionales 0 0 0 0 0

Intereses 50 50 50 50 50TOTAL ACTIVO DIFERIDO NETO 0 0 0 0 0TOTAL ACTIVOS 11097,79 11483,16 11563,16 11593,16 11623,16           PASIVO CORRIENTE          Obligaciones Bancarias 0 0 0 0 0Porción Corriente Deuda Largo Plazo 0 0 0 0 0Cuentas por pagar Proveedores 10,5 23,5 55,8 91,1 100,9Gastos Acumulados por pagar 0 50 123 129 163TOTAL PASIVOS CORRIENTES 10,5 73,5 178,8 220,1 263,9PASIVO DE LARGO PLAZO 150 200 200 200 200TOTAL PASIVO 160,5 273,5 378,8 420,1 463,9PATRIMONIO          Capital Socios Pagado 500 500 500 500 500Reserva legal       178 215Utilidad (pérdida) retenida          Utilidad (pérdida) neta   -25,3 -11,3 -13,8TOTAL PATRIMONIO 9981,5 11209,66 11184,36 11173,06 11159,26           TOTAL PASIVO Y PATRIMONIO 10142 11483,16 11563,16 11593,16 11623,16

Cálculo del Punto de Equilibrio.

Cálculo de la Materia Prima Directa (MPD).

Volumen de producción = 30 Controladores de Asistencia.Costo unitario = 16.79 Dólares.Costo de la MPD = 30 x 16.79

Costo de la MPD = 503.70 Dólares.

Cálculo de la Mano de Obra Directa(MOD).

Para este cálculo se toma como base al sueldo básico que de USD 200.Además se toma en cuenta un periodo de fabricación de 1 mes; en el cual se emplea:

Tiempo:8 horas al día.5 días a la semana.4 semanas.1 mes.

Empleados Sueldo TotalTécnico 1 USD 200 USD 200Técnico 2 USD 200 USD 200TOTAL USD 400 USD 400

Total de horas trabajadas = 160.Costo de Mano de Obra = 200/160 = USD 1.25.

Cálculo de los Costos Indirectos de Fabricación CIF.

Depreciaciones de los Equipos de Computación:

Mensual.

Depreciaciones de los Equipos y Maquinaria:

Mensual.

Depreciaciones de los Muebles y Enseres:

Mensual.

Depreciaciones del Edificio:

Mensual.

Costo Indirecto de Fabricación (CIF) = $2.67 + $0.12 + $0.38 + $41.46

Costo Indirecto de Fabricación (CIF) = USD 44.63 / 160 = USD 0.28

Servicios Básicos = USD 100 (Agua, Energía eléctrica).

Costo de los Servicios Básicos = USD 100.

CIF (COSTOS INDIRECTOS DE FABRICACION)

Descripción Costo unitario CostosServicios básicos 57Agua 38  Luz 9  Teléfono 10     Internet 20 20   Suministros Varios  material de oficina 4 23impresiones 5  transporte 14       

Costo Total 100

CIF TOTAL/HORASCIF 0,625

Cálculo del Precio de Venta:

PVP = COSTO UNITARIO + [(COSTO UNITARIO)(%MARGEN DE UTILIDAD)]

PVP = 34.94 + [(34.94)(0.5)]

PVP = USD 52.26.

Punto de Equilibrio.

VENTAS = PVP x Q

VENTAS = 52.26 x 30

VENTAS = USD 1567.8

PE(P) = USD 730.79

PE(Q) = 13.97

ENTONCES:

PE(Q) = 14 UNIDADES

1.- Materiales Directos 16,792.- Mano de Obra Directa 4003.- Costos generales de fabricación 144,63(=)COSTOS DE PRODUCCION 561,42(+) Inv. Inicial Prod, Proceso 0(=)COSTO TOTAL PRODUC PROCESO 561,42(-) Inv. Final Prod. Terminado 30(=)COSTO PROD. TERMINADO 531,42(+) Inv. Inicial Prod, Terminado 30(=)COSTOS PRODUCTOS DISPONIBLES VENTAS 561,42(-) Inv. Final Prod. Terminado 30(=)COSTO PRODUCCION Y VENTAS 531,42

TABLA RESUMEN 01

Ventas 1567,8(-)Costo Producción 242,4(=)UTILIDAD BRUTA VENTAS 1325,4(-)Gastos Operacionales  Administrativos  Ventas 300(=)UTILIDAD OPERACIONAL 1025,4(+)Otros ingresos  (-) Otros gastos 100(=)UTILIDAD ANTES IMPUESTOS Y PAR. 925,4(-) 15% Participación Laboral  (-) 25% Impuesto Renta 231,35(=) UTILIDAD NETA  (-) 10% Reserva Legal 92,54(=) UTILIDAD LIQUIDA ACCIONISTA 601,51

TABLA RESUMEN 02VTAS PVP Q

783,9 52,26 151045,2 52,26 201829,1 52,26 352351,7 52,26 45

2613 52,26 502874,3 52,26 55

3135,6 52,26 60

TABLA RESUMEN PARA PE 03

C CF CVu Q

766,5 242,4 34,94 15941,2 242,4 34,94 20

1465,3 242,4 34,94 351814,7 242,4 34,94 451989,4 242,4 34,94 502164,1 242,4 34,94 552338,8 242,4 34,94 60TABLA RESUMEN PARA PE 04

0

500

1000

1500

2000

2500

3000

3500

1 2 3 4 5 6 7

VTAS

Q

GRAFICO DE VENTAS

VTAS Q

783,9 15 1045,2 20

1829,1 35

2351,7 45

2613 50

2874,3 55

3135,6 60

0

500

1000

1500

2000

2500

1 2 3 4 5 6 7

C

Q

GRAFICO DE COSTOS

PTO DE EQUILIBRIO

0

500

1000

1500

2000

2500

3000

3500

0 10 20 30 40 50 60 70

UNIDADES

PR

EC

IO

COSTOS

INGRESOS

GRAFICO DE PUNTO DE EQUILIBRIO

C Q766,5 15941,2 20

1465,3 351814,7 451989,4 50

2164,1 55

2338,8 60

Análisis de Costo-Beneficio

Si para el periodo de 1 año:

Ventas esperadas para 1 año = 12 x 1 = 12 UNIDADESBENEFICIOS = 12 x 52.26

BENEFICIOS = USD 627.12

DESBENEFICIOS = 0

COSTOS = 34.94 x 12

COSTOS = USD 419.28

Debido a que 1.495 > 1 se adjudica que el proyecto a realizarse es VIABLE y que por cada dólar que se invierta en el producto se beneficiará con 1.495 dólares.

Flujo de efectivo:

Estados de resultados. VENTAS INFORME DE OPERACIONESVentas 1567,8 100% decisiones: Precio $ 52,26CV 242,4 61% Produccion $ 30

Marketing $ 100Margen bruto 1325,4 39% Inversion $ 0Marketing 100 9% I&D $ 100Depreciacion 44,67 9%I&D 100 3% informe de produccionIndemnizacion 0 0% produccion 30Costo inventario 0 0% capacidad fabrica 100Intereses 0 2% capacidad utilizada 80%

CUV 8,08Util. Antes imp. 1080,73 16% inventario 0Impuestos 270,1825 4% empleados 2

Utilidad neta 810,5475 12% informe de marketingpedidos recibidos 53

Balance situacion total % ventas realizadas 1567,8Efectivo 10 36% pedidos insatisfechos 0Inventario 0 0% precio 52,26Capital inverido 496 64% CUT 29,94

margen unit. 22,32Total activos 506 100%

informe de inversionPrestamo 0 26% capc. Fabrica 40Utilidad acumul. 0 4% inversion neta 506Capital 506 69% proxima capac 40

Pasivo + patrimonio. 506 100%

Flujo de cajaCaja inicial 10Utilidad neta 810,5475Depreciacion 44,67Invers. De capital. 0Cambio inventario 0Prestamo neto 0Caja final. 865,2175

Análisis del VAN (Valor Actual Neto).

Con la siguiente ecuación se puede calcular el VAN.

Donde:Ft = valor futuroi = TMAR (Tasa Mínima Atractiva de Retorno)t = Tiempo

Si TMAR se calcula de la siguiente manera:

TMAR = f(i¸λ¸β)

Donde:i = interes.λ = inflaciónβ = riesgo del proyecto.

TMAR = tasa de interes bancaria(20%) + inflación(4%) + imprevisto(5) + riesgo país (7%) = 36%.

Con una inversión inicial de USD 1000.

VAN = -1000 + 865,2175 (1+0.36)-1 + 865,2175 (1+0.36)-2+ 865,2175 (1+0.36)-3+ 865,2175 (1+0.36)-4+ 865,2175 (1+0.36)-5

VAN = -1000 + 636.19 + 467.78 + 343.96 + 252.91 + 185.96

VAN = USD 886.8

El VAN al ser positivo demuestra que se obtiene una rentabilidad fomentando así que el proyecto es VIABLE siempre y cuando se mantengan las mismas condiciones.

Análisis del TIR (Tasa Interna de Retorno).

El TIR se calcula de la siguiente manera:

0 = -130 + 134.73(1+r)-1+ 134.73(1+r)-2+ 134.73(1+r)-3+ 134.73(1+r)-4+ 134.73(1+r)-5

r = TIR = 0.5581% = 55.81%

Como el TIR 55.81%>30% se demuestra que el proyecto es FACTIBLE.

TIEMPO 0 1 2 3 4 5  VALORES 34,94 52,26 52,26 52,26 52,26 52,26  

TASA             VAN1% -34,94 51,7425743 51,2302715 50,7230411 50,2208328 49,7235968 218,7003172% -34,94 51,2352941 50,2306805 49,2457652 48,280162 47,3334921 211,3853943% -34,94 50,7378641 49,2600622 47,8253031 46,4323331 45,0799351 204,3954984% -34,94 50,25 48,3173077 46,4589497 44,672067 42,9539106 197,7122355% -34,94 49,7714286 47,4013605 45,1441529 42,9944313 40,9470775 191,3184516% -34,94 49,3018868 46,511214 43,8785037 41,3948148 39,0517121 185,1981317% -34,94 48,8411215 45,6459079 42,659727 39,8689038 37,2606577 179,3363188% -34,94 48,3888889 44,8045267 41,4856729 38,4126601 35,5672779 173,7190279% -34,94 47,9449541 43,9861964 40,3543087 37,0223015 33,9654142 168,333175

10% -34,94 47,5090909 43,1900826 39,2637115 35,6942832 32,4493483 163,16651711% -34,94 47,0810811 42,4153884 38,2120616 34,4252807 31,0137664 158,20757812% -34,94 46,6607143 41,661352 37,1976358 33,2121748 29,6537275 153,44560413% -34,94 46,2477876 40,9272457 36,2188015 32,0520367 28,3646343 148,87050614% -34,94 45,8421053 40,212373 35,2740114 30,9421153 27,1422064 144,47281115% -34,94 45,4434783 39,5160681 34,3617983 29,8798246 25,9824562 140,24362516% -34,94 45,0517241 38,8376932 33,48077 28,8627328 24,8816662 136,17458617% -34,94 44,6666667 38,1766382 32,6296053 27,8885515 23,8363688 132,2578318% -34,94 44,2881356 37,5323183 31,8070494 26,9551266 22,8433276 128,48595819% -34,94 43,9159664 36,9041734 31,0119104 26,0604289 21,8995201 124,85199920% -34,94 43,55 36,2916667 30,2430556 25,2025463 21,0021219 121,3493921% -34,94 43,1900826 35,6942832 29,4994076 24,3796757 20,1484923 117,97194122% -34,94 42,8360656 35,1115292 28,7799419 23,5901163 19,3361609 114,71381423% -34,94 42,4878049 34,5429308 28,0836836 22,8322631 18,5628155 111,56949824% -34,94 42,1451613 33,9880333 27,4097043 22,1046002 17,8262905 108,5337925% -34,94 41,808 33,4464 26,75712 21,405696 17,1245568 105,60177326% -34,94 41,4761905 32,9176115 26,1250885 20,7341972 16,4557121 102,768827% -34,94 41,1496063 32,4012648 25,5128069 20,0888244 15,8179719 100,03047428% -34,94 40,828125 31,8969727 24,9195099 19,4683671 15,2096618 97,382636429% -34,94 40,5116279 31,4043627 24,3444672 18,87168 14,6292093 94,821347230% -34,94 40,2 30,9230769 23,7869822 18,2976787 14,0751374 92,342875231% -34,94 39,8931298 30,4527708 23,2463899 17,7453358 13,5460579 89,943684232% -34,94 39,5909091 29,9931129 22,7220553 17,2136782 13,0406653 87,620420933% -34,94 39,2932331 29,5437843 22,2133716 16,7017832 12,5577317 85,3699039

TIEMPO 0 1 2 3 4 5  

VALORES 34,94 52,26 52,26 52,26 52,26 52,26  TASA             VAN

34% -34,94 39 29,1044776 21,7197594 16,2087757 12,0961013 83,18911435% -34,94 38,7111111 28,6748971 21,2406645 15,7338256 11,6546856 81,07518436% -34,94 38,4264706 28,2547578 20,7755572 15,276145 11,2324596 79,025390137% -34,94 38,1459854 27,843785 20,3239306 14,8349859 10,8284568 77,037143738% -34,94 37,8695652 27,4417139 19,8852999 14,4096376 10,4417664 75,107983139% -34,94 37,5971223 27,0482894 19,459201 13,9994252 10,0715289 73,235566940% -34,94 37,3285714 26,6632653 19,0451895 13,6037068 9,71693342 71,417666441% -34,94 37,0638298 26,2864041 18,6428398 13,2218722 9,37721432 69,652160242% -34,94 36,8028169 25,9174767 18,2517441 12,8533409 9,05164856 67,937027243% -34,94 36,5454545 25,5562619 17,8715118 12,4975607 8,73955295 66,27034244% -34,94 36,2916667 25,2025463 17,5017683 12,1540057 8,44028176 64,650268745% -34,94 36,0413793 24,8561237 17,1421542 11,8221753 8,15322438 63,075056946% -34,94 35,7945205 24,5167949 16,7923253 11,5015927 7,87780319 61,543036647% -34,94 35,5510204 24,1843676 16,4519508 11,1918032 7,61347159 60,052613648% -34,94 35,3108108 23,858656 16,1207135 10,892374 7,35971214 58,602266449% -34,94 35,0738255 23,5394802 15,7983089 10,6028919 7,1160348 57,190541250% -34,94 34,84 23,2266667 15,4844444 10,322963 6,88197531 55,816049451% -34,94 34,6092715 22,9200474 15,1788393 10,0522115 6,65709369 54,477463452% -34,94 34,3815789 22,6194598 14,8812236 9,79027867 6,44097281 53,173513853% -34,94 34,1568627 22,3247469 14,5913378 9,53682212 6,23321707 51,902986754% -34,94 33,9350649 22,0357565 14,3089328 9,29151478 6,03345116 50,664720155% -34,94 33,716129 21,7523413 14,0337686 9,05404425 5,84131887 49,457602156% -34,94 33,5 21,474359 13,7656147 8,824112 5,65648205 48,280567857% -34,94 33,2866242 21,2016715 13,5042493 8,6014327 5,47861956 47,132597358% -34,94 33,0759494 20,9341452 13,249459 8,38573352 5,30742628 46,012713359% -34,94 32,8679245 20,6716506 13,0010381 8,17675355 5,14261229 44,919979260% -34,94 32,6625 20,4140625 12,7587891 7,97424316 4,98390198 43,8534967

Tabla del VAN

VAN

0,00

50,00

100,00

150,00

200,00

250,001%

4%

7%

10%

13%

16%

19%

22%

25%

28%

31%

34%

37%

40%

43%

46%

49%

52%

55%

58%

VAN

GRAFICO TIR

0

20

40

60

80

100

120

23% 24% 25% 26% 27% 28% 29% 30% 31% 32% 33% 34% 35% 36%

GRAFICO TIR

Conclusiones y Recomendaciones:

Mediante la investigación se pudo obtener la información necesaria sobre los circuitos integrados que se utiliza en el proyecto.

Los multiplexores en este caso han logrado obtener una visualización clara de varios canales de información en un solo dispositivo.

En los flip flops utilizados en este proyecto se ha logrado valorar su funcionamiento; como los flip flop tipo D que genera un registro de n número de bits.

La información ingresada al circuito se la puede obtener en forma magnética, electrónica o en este caso mecánica.

Este sistema conforma los pasos necesarios y demostraciones en el uso de circuitos combinacionales y secuenciales.

Se recomienda que para una mejor y eficaz obtención de datos dados por las tarjetas es necesario crear un circuito más estable.

Analizar el funcionamiento de cada uno de los circuitos integrados ha utilizarse en el proyecto.

ANEXOS

Ejempl

Ejemplo de tajeta ranurada

Bibligrafía:

http://www.unicrom.com/Dig_Combin_Secuenc.asp http://www.labc.usb.ve/jregidor/Ec1723/pdfs/Problemario_2.pdf http://www.uhu.es/raul.jimenez/DIGITAL_I/dig1_iii.pdf Cuaderno de digitales 5-6. http://apuntes.rincondelvago.com/funciones-logicas-y-circuitos-combinacionales.html http://apuntes.rincondelvago.com/circuitos-secuenciales.html http://www.ace.ual.es/~vruiz/docencia/laboratorio_estructura/practicas/html/node67.html http://dac.escet.urjc.es/docencia/ETC-ITIG_LADE/teoria-cuat1/

tema7_circuitos_secuenciales.pdf