comb i nacional 1
TRANSCRIPT
-
7/24/2019 Comb i Nacional 1
1/12
BLOQUE 4.- DIGITAL.
TEMA 2: Control combinacional
Esquema:TEMA 2: Control combinacional.....................................................................................................1
1.- Introduccin....................................................................................................................................1
1.1.-Diseo de circuitos combinacionales.................................................................................2
2.- Circuitos combinacionales avanzados.............................................................................................2
2.1.- Codificadores.....................................................................................................................22.1.1.- Ejemplo de codificador con prioridad, con inhibicin (I) ,detector de entradas inactivas(P1) y
detector de cando est! activada al"na entrada (P#)...................................................................................$
2.2.- Decodificadores.................................................................................................................52.2.1.- %ecodificador no en &. ........................................................................................................................$
Eem!lo 2 a ".................................................................................................................................................#
$ecodi%icador decimal.................................................................................................................................. .&2.2.2.- %ecodificadores con activacin simltanea de varias salidas.............................................................'
2.3.- Multiplexores.....................................................................................................................82..1.- ltiple*or de 2 canales........................................................................................................................+
2..2.- Ejemplo ltiple*or de canales.......................................................................................................1#
2.4.- Demltiplexor..................................................................................................................11
2.5.- Comparadores..................................................................................................................11
2..- Circuitos l!"icos #ue representan las operaciones aritm$ticas.....................................122..1.- emismador........................................................................................................................................12
2..2.- mador completo................................................................................................................................12
2...- madores de n bits............................................................................................................... ......... ....1
1.- Introduccin'os circuitos l(icos se !ueden clasi%icar en dos (ru!os (enerales: Circuitos combinacionales )
circuitos secuenciales.
'os circitos combinacionales son a*uellos cu)a salida+ en un determinado instante+
de!enden e,clusivamente del valor de las entradas en ese mismo instante. Todos los
circuitos l(icos vistos anteriormente son de este ti!o. or consi(uiente+ en este ti!o de
circuitos no es necesario tener en cuenta la nocin de tiem!o. En de%initiva+ son %unciones
l(icas+ re!resentables en una tabla de verdad ) sim!li%icables mediante la l(ica booleana+
o !or mtodos como el de /arnau(0
'os circitos secenciales la salida obtenida en cada momento de!ende del valor de lasentradas ) tambin del valor de esa misma salida en el momento anterior es decir+ son
circuitos con ca!acidad !ara almacenar in%ormacin binaria.
Estos circuitos di(itales+ combinacionales ) secuenciales son la
base del diseo de sistemas di(itales m3s com!leos+ adem3s de los
circuitos combinacionales diseados en base a !uertas l(icas
estudiaremos otros circuitos combinacionales *ue realizan un
am!lio es!ectro de %unciones l(icas ) *ue se encuentran )a en
%orma de circuito inte(rado 4circuitos M5I o circuitos de media
escala de inte(racin6.
'a utilizacin de estos circuitos M5I en el diseo de sistemas
Aaadori7(mail.com 3(ina 1
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
2/12
BLOQUE 4.- DIGITAL.
di(itales su!one una reduccin en el n8mero de elementos utilizados )+ consecuentemente+ una
disminucin de tiem!o de diseo. 'os circuitos combinacionales M5I los re!resentaremos como
blo*ues %uncionales.
5e describen los circuitos combinacionales M5I de ma)or uso: su %uncionamiento+ sus entradas
) salidas ) sus !rinci!ales a!licaciones en el diseo de sistemas di(itales.
1.1.-Diseo de circuitos combinacionales.
9ecordaremos *ue !ara disear un circuito combinacional se deben se(uir los si(uientes !asos:
1. Establecer la tabla de verdad en %uncin de los re*uisitos de %uncionamiento del circuito.
2. btener+ a !artir de la tabla de verdad+ la %uncin cannica en trminos de las %ormas
cannicas.
;. 5im!li%icar dic0a %uncin+ bien de %orma al(ebraica mediante la a!licacin de mtodos
tabular de sencillos.". Im!lementar la %uncin sim!li%icada mediante las o!ortunas !uertas l(icas. M3s adelante
incluiremos en la im!lementacin+ los circuitos combinacionales M5I.
2.- Circuitos combinacionales a!an"adosAl(unos de los circuitos combinacionales de ma)or utilizacin: codi%icadores+ decodi%icadores+
multi!le,ores+ demulti!le,ores ) com!aradores.
2.1.- Codi#icadores.
'os codificadoresson circuitos combinacionales con m entradas ) n salidas 4siendo m2n 6+
en las *ue a!arecer3 la combinacin binaria corres!ondiente a la entrada activa. $ic0o de otra
manera+ convierten un n8mero decimal 4indicado mediante la entrada activa6 en un cdi(o binario
4el valor de las salidas6. Cada una de las entradas re!resenta un n8mero decimal ) !or la salida se
obtiene+ codi%icado en binario+ el valor decimal de la entrada activa.
'os codi%icadores se nombran+ de %orma (eneral como codificadores m a n+ siendo m ) n
el n8mero de entradas ) salidas+ res!ectivamente. Eem!los de codi%icadores son:
codi%icadores < a ;+ 1& a "+ ;2 a #+...
'os codi%icadores !uede ser sin !rioridad o con !rioridad:
/odificadores sin prioridad: son codi%icadores en los *ue no !uede activarse m3s *ue unaentrada si se activan m3s de una+ a la salida !arece la una combinacin binaria errnea.
Aaadori7(mail.com 3(ina 2
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
3/12
BLOQUE 4.- DIGITAL.
=imonos en las entradas del codi%icador+ *ue est3n conectadas a los botones. En cada momento+ slo 0abr3 unbotn a!retado+ !uesto *ue slo !odemos escuc0ar una de las cuatro cosas. >ien estaremos escuc0ando el C$+ bien la
cinta+ bien la radio o bien un disco+ !ero no !uede 0aber m3s de un botn !ulsado1. Tal ) como 0emos 0ec0o las
cone,iones al codi%icador+ el C$ tiene asociado el n8mero ?+ la cinta el 1+ la radio el 2 ) el disco el ; 4Este n8mero
de!ende de la entrada del codi%icador a la *ue lo 0a)amos conectado6. A la salida del codi%icador obtendremos eln8mero del botn a!retado. El circuito de control de la cadena a0ora slo tendr3 2 bits de salida !ara determinar el
botn *ue se 0a !ulsado. Antes necesit3bamos " entradas. El codi%icador *ue 0emos usado tiene " entradas ) 2 salidas+!or lo *ue se llama codificador de 4 a 2.
C?=E; .E2.E1.E?E;.E2.E1.E?
C1=E
;.E
2. E
1. E
?E
;.E
2. E
1. E
?
5im!li%icado se(8n Mor(an:
C?=E;.E2.E1.E?E;.E2.E1.E?
C1=E; .E2.E1.E?E;.E2.E1.E?
$e la tabla de verdad el codi%icador !odemos e,traer la si(uiente in%ormacin:
En todas las combinaciones de entrada 0a) una 8nica entrada a 1+ *ue consideramos *ue
es la entrada activa+ es decir+ las entradas se consideran est3n activas cuando est3n a nivel alto
4l(ica !ositiva de entrada6.
$ada una entrada activa+ en la salida a!arece el valor+ en binario natural+ de dic0a
entrada. As@+ cuando est3 activa la entrada ;+ en la salida !arece la combinacin 11. 'a salida
tambin trabaa con l(ica !ositiva.
/odificadores con prioridad 0 son codi%icadores *ue !ermiten *ue se active m3s de una
entrada obtenindose a la salida la combinacin binaria corres!ondiente a una sola de las
entradas activas normalmente la combinacin de la entrada de ma)or valor decimal
4!rioridad a la de ma)or valor decimal6.
En este caso !odemos decir *ue:
$ada una entrada activa 4a nivel bao6+ todas las dem3s entradas de valor decimal su!erior a
la tierra est3 desactivadas 4a nivel alto6 el estado del resto de las entradas+ de valor decimal
in%erior al activa+ no im!orta 4en la tabla tal estado a!arece determinado a travs del s@mbolo
.6. $e todo esto se deduce *ue en este codi%icador tiene !rioridad la entrada activa de
ma)or valor decimal.
$ada una entrada activa+ en la salida a!arece ne(ado 4)a *ue trabaa con l(ica ne(ativa desalida6. As@+ cuando se escriba la entrada #+ en la salida a!arece la combinacin ?1?+ el valor
Aaadori7(mail.com 3(ina ;
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
4/12
BLOQUE 4.- DIGITAL.
ne(ado de # 41?16.
'a %orma de indicar la l(ica ne(ativa es a travs de un !e*ueo circuito.
Como aplicaci!nt@!ica de los codi%icadores veremos+ en un si(uiente.+ la de convertir este cdi(o+
mediante la utilizacin conunta de un decodi%icador.
2.1.1.- Ejemplo de codificador sin prioridad, con inhibicin (I) ,detector de entradasinactivas(P1) y detector de cando est! activada al"na entrada (P#)
En este caso !odemos decir *ue:
Bue la salida ? re!resenta el detector *ue dice *ue todas las combinaciones est3n inactivas
!or eso slo es 1 cuando todas las entradas est3n a 1 4lo(ica ne(ativa en las entradas6 o
cuando el in0ibidor est3 a 1+ *ue me d3 i(ual la entrada.
Aaadori7(mail.com 3(ina "
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
5/12
BLOQUE 4.- DIGITAL.
Bue la salida 1 re!resenta el detector *ue dice *ue est3 activada al(una entrada+ !or eso es ?
cuando ? es 1+ es decir todas son 1 menos cuando se desactivan todas las entradas.
2.2.- Decodi#icadores.
n decodi%icador es un circuito combinacional *ue admite a la entrada una in%ormacin
codi%icada en binario con n bits+ ) tiene tantas salidas como !osibles con%i(uraciones unitarias
distintas de entrada+ es decir+ 2n salidas .Para cada configuracin inaria de en!rada se"ec!i#a una
so"a de "as sa"idas$ "a corres%ondien!e a dic&a cominacin inaria.
odr@amos decir *ue los decodi%icadores realizan la %uncin inversa a los codi%icadores+ es decir+
la salida activa es el valor decodi%icado del cdi(o binario de entrada.
'os decodi%icadores se clasi%ican en %uncin del n8mero de entradas )+ !or tanto+ se nombran
como decodi%icadores de n a 2n. Ti!os con eem!los:
2.2.1.- $ecodificador no en %.
E$em%lo 2 a &
El decodi%icador 2 a " tiene dos entradas de cdi(o ) cuatro salidas activ3ndose en cada
momento la corres!ondiente a la combinacin binaria de entrada.
tro eem!lo *ue slo incor!ore una entrada de in0ibicin 4I6 tal *ue+ cuando se activa+ !one
toda las salidas a 1 4salida desactivadas6+ dado *ue
trabaa con l(ica ne(ativa de salida.
Dormalmente+ los decodi%icadores se constru)an com!uertas DAD$+ de m3s %3cil ) barata
Aaadori7(mail.com 3(ina #
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
6/12
BLOQUE 4.- DIGITAL.
inte(racin+ resultando as@ de codi%icadores con l(ica ne(ativa de salida.
$e la tabla de verdad el decodi%icador 2 a " !recisaremos lo si(uiente:
In0ibir si(ni%ica desacreditar+ desactivar. 4I a 16+ el circuito estar3 des0abilitado si la in0ibicin est3
desactivada 4I a ?6+ el circuito estar3 0abilitado. Cuando in0ibimos el circuito+ inde!endiente del valor de las entradas 4,,6+ las salidas est3n
desactivadas 411116.
tros eem!los de decodi%icadores son decodi%icador ; a
-
7/24/2019 Comb i Nacional 1
7/12
BLOQUE 4.- DIGITAL.
eneradores de fncin0
f 1+2+"+
-
7/24/2019 Comb i Nacional 1
8/12
BLOQUE 4.- DIGITAL.
%ecodificador 3/% de ' se"mentos
Este codi%icador !ertenece a la cate(or@a de decodi%icadores e,citadores+ es decir de
decodi%icadores *ue suministran a su salida la intensidad de corriente necesaria !ara encender un
diodo 'E$.
2.'.- Multi%le(ores
n multi!le,or es un circuito *ue tiene D entradas de datos 4in%ormacion6+ llamadas canales+
una sola salida ) un mecanismo de seleccion %ormado !or n entradas di(itales 4llamadas de
seleccion o control6+ *ue determina cual de las entradas de datos es la *ue trans%iere su in%ormacin
a la 8nica salida 4!ara lo cual 0a de cum!lir *ue '2n 6.
n multi!le,or se com!orta como un conmutador de entrada multi!le ) salida unica+ !ero cu)o
control no es mecanico sino electronico.
'as entradas de in%ormacion !ueden ser seales de ti!o di(ital o analo(ico+ distin(uiendose asi
dos (ru!os o multi!le,ores: di(itales ) analo(icos .
'os circuitos multi!le,ores di(itales mas utilizados son 2+"+< ) 1& canales de in%ormacion.
2.&.1.- 'ltipleor de 2 canales.
El multi!le,or de 2 canales consta de dos entradas de datos+ una 8nica salida ) una sola entradade seleccin 4con el 8nico bit se indica cu3l de las 2 entradas !asa la salida6. Tambin !uede tener
Aaadori7(mail.com 3(ina
-
7/24/2019 Comb i Nacional 1
9/12
BLOQUE 4.- DIGITAL.
una entrada o in0ibicin !ara desactivar la salida.
'a tabla de verdad ) el dia(rama de blo*ues del circuito 4sin entrada de in0ibicin6 est3n
re!resentados en la si(uiente %i(ura:
$e la tabla de verdad de multi!le,or indicaremos el si(uiente:
Cuando est3 seleccionado el canal ? 4CH?6+ a la salida se !resentara el dato de entrada E?+ ) no im!orta el dato
del canal 1. Cuando se selecciona el canal 14CH16 la in%ormacin *ue !asa la salida es la de la entrada E1.
En este multi!le,or+ los canales de entrada son de un solo bit )+ !or tanto+ la salida tambin es de slo bit+ es
decir+ %ormada !or una 8nica l@nea salida.
En la !r3ctica estos m8lti!le,ores de 2 canales se encuentran en (ru!os de " inte(rados en un
solo c0i! con las entradas de seleccin e in0ibicin
comunes %ormando un blo*ue.
'a utilidad este m8lti!le,or es la de seleccionar 0acia la
salida 4una 8nica salida de " bits6+ una de las dos !osibles
entradas 4de " bits cada una6. A este (ru!o de l@neas *ue
%orman cada uno de los canales tambin se les denominan
bs. 'a o!eracin de llevar a la salida uno de los dos
canales se llama m4ltiple*ar.
Aaadori7(mail.com 3(ina
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
10/12
BLOQUE 4.- DIGITAL.
2.&.2.- Ejemplo 'ltipleor de canales
Aaadori7(mail.com 3(ina 1?
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
11/12
BLOQUE 4.- DIGITAL.
2.&.- Dem)lti%le(or.
'os dem8lti!le,ores realizan la
%uncin inversa a la de los m8lti!le,ores+
es decir+ se com!ortan como un
conmutador de entrada 8nica ) salida
m8lti!le. En (eneral los dem8lti!le,ores
tendr3n una entrada de in%ormacin 4*ue
!uede ser tanto anal(ica como di(ital6+ 2n
salidas ) n entradas di(itales de control
*ue determinar3n !or cu3l de las salidas
a!arecera el valor de la 8nica entrada.
'os dem8lti!le,ores tambin !uede ser
anal(icos ) di(itales+ aun*ue la !r3ctica no e,isten demulti!le,ores di(itales+ sino *ue se %abrican
decodi%icadores-demulti!le,ores como ocurre en la %amilia en la *ue los demulti!le,ores inte(rados
son tambin decodi%icadores. 'os demulti!le,ores di(itales los !odr@amos clasi%icar+ de esta
manera+ como decodi%icadores con una entrada es!ecial de in0ibicin !or la *ue se introduce la
in%ormacin a demulti!le,ar. or eem!lo:
2.*.- Com%aradores
n com!arador de n bits es un circuito combinacional *ue tiene !or entradas dos n8meros
binarios 4A ) >6 de n bits cada uno ) tres salidas en las *ue se determina si uno de los n8meros es
Aaadori7(mail.com 3(ina 11
mailto:[email protected]:[email protected]:[email protected] -
7/24/2019 Comb i Nacional 1
12/12
BLOQUE 4.- DIGITAL.
ma)or+ menor o i(ual *ue otro. 'as tres salidas t@!icas de un com!arador se suelen denominar AJ>+
AK>+ ) AH>.
'a tabla de verdad *ue el dia(rama de blo*ues de un com!arador de dos n8meros de un solo bit
est3n re!resentados en la si(uiente %i(ura:
odemos encontrar com!aradores de " bits a!arte de los cuales se !uede construir com!aradores
de un n8mero ma)or de bits+ estos com!aradores se %abrican con tres entradas adicionales *ue
!ermiten la cone,in en cascada de varios com!radores con el obeto de conse(uir com!aradores de