Operaciones Matemticas

Funciones de la ComputadoraUniversidad Arturo JaurecheIngeniera InformticaDocentes:Coordinador: Ing. Jorge OsioProfesor: Ing. Daniel AlonsoProfesor: Ing. Eduardo Kunysz

1Concepto de programaLos Sistemas cableados son inflexibles El Hardware de propsito general puede realizar diferentes tareas, mediante seales de control correctas.En lugar de volver a cablear, lo ideal sera proporcionar un nuevo conjunto de seales de control.2Organizacin y Arquitectura de Computadores2Que es un programa?Una secuencia de pasosPor cada paso, se realiza una operacin aritmtica o lgica.Por cada operacin, se necesita un conjunto de seales de control diferentes.Organizacin y Arquitectura de Computadores33Funcin de la unidad de controlPor cada operacin se provee un cdigo nicoEjemplo: ADD, MOVEUn bloque de hardware soporta el cdigo y lo relacionado con las seales de controlEntonces, tenemos una Computadora!4Organizacin y Arquitectura de Computadores4ComponentesLa unidad de control y la unidad aritmtica y lgica constituyen la unidad central de procesosLos datos y las instrucciones tienen que entrar en el sistema y salen los resultados.Entrada/salidaSe necesita de almacenamiento temporal de cdigo y de los resultadosMemoria principal5Organizacin y Arquitectura de Computadores5Componentes de la Computadora6Organizacin y Arquitectura de Computadores

6Ciclos de instruccin7Organizacin y Arquitectura de ComputadoresDos pasos:Fetch (obtencin de inastruccin)Execute (ejecucin)

7Ciclo de Fetch8Organizacin y Arquitectura de Computadores Contador de Programa (PC): tiene la direccin de la prxima instruccin a buscar El Procesador obtiene instrucciones de la ubicacin de la memoria apuntada por el PC Incremento del PC- A menos que se le indique lo contrario Caga de la Instruccin en el registro de instruccin (IR) El Procesador interpreta instrucciones y realiza las acciones necesarias8

Ciclo de ejecucin

Procesador-memoriala transferencia de datos se realiza entre la CPU y la memoria principalProcesador - I/OLos datos se transfieren entre la CPU y el mdulo I/OProcesamiento de datosOperacioines aritmticas o lgicas sobre datosControlSe altera la secuencia de operacinesEjemplo: en un saltoCombinacin de las anterioresOrganizacin y Arquitectura de Computadores99Ejemplo de ejecucin de un programa

10Organizacin y Arquitectura de Computadores

10Diagrama de estados de un ciclo de instruccin11Organizacin y Arquitectura de Computadores

11InterrupcionesOrganizacin y Arquitectura de Computadores12Mecanismo por el cual otros mdulos (por ejemplo, E / S) pueden interrumpir la secuencia normal de procesamientoProgram- Ejemplo. desborde, divisin por ceroTemporizacin- Generada por el temporizador interno del procesador- Usada preferentemente en multitareas.I/O- Desde el controlador de E / SFalla de HW- ejemplo. Error de paridad en memoria12Flujo de control de un programa13Organizacin y Arquitectura de Computadores

13Ciclo de interrupcin14Organizacin y Arquitectura de ComputadoresAadido al ciclo de instruccin El procesador chequea si hay interrucin- Indicada por una seal de interrupcinSi no hay interrupcin, busca la prxima instruccinSi hay una interrupcin pendiente:- Suspende la ejecucin del programa actual- Guarda los datos del programa actual- Setea el PC para iniciar en la direccin de la rutina de manejo de interrupcin- Procesa la interrupcin- Restaura el contexto y continua con el programa interrumpido14Interrupciones va control de transferencia15Organizacin y Arquitectura de Computadores

15Interrupciones con ciclos de instruccin16Organizacin y Arquitectura de Computadores

16Temporizacin de programa pequea espera de I/O17Organizacin y Arquitectura de Computadores

17Temporizacin de programa larga espera de I/O18Organizacin y Arquitectura de Computadores

18Ciclo de instruccin con interrupciones: diagrama de estados19Organizacin y Arquitectura de Computadores

19Mltiples interrupciones20Organizacin y Arquitectura de ComputadoresDeshabilitar interrupcionesEl Procesador ignorar otras interrupciones durante el procesamiento de una interrupcinLas Interrupciones siguen pendientes y se chequean despus que la primera interrupcin se ha procesadoLas interrupciones se manejan secuencialmente a medida que ocurrenDefinir prioridadesLas Interrupciones de baja prioridad pueden ser interrumpidas por las interrupciones de mayor prioridadCuando la interrupcin de mayor prioridad se ha procesado, el procesador vuelve a la interrupcin anterior20Multiples interrupciones: secuencialidad21Organizacin y Arquitectura de Computadores

21Multiples interrupciones: anidadas22Organizacin y Arquitectura de Computadores

22Secuencia de tiempos de mltiples interrupciones23Organizacin y Arquitectura de Computadores

23interconexiones24Organizacin y Arquitectura de ComputadoresTodas las unidades deben estar conectadasDiferente tipo de conexin para diferentes tipos de unidad* Memoria* Entrada/Salida* CPU24Mdulos de la computadoraOrganizacin y Arquitectura de Computadores25

25Conexiones de memoria

Recibe y enva datosRecibe direcciones (de ubicaciones)Recibe seales de controllecturaescrituratemporizacin

Organizacin y Arquitectura de Computadores2626Conexiones de entrada /salida

Organizacin y Arquitectura de Computadores27Similar a la memoria desde el punto de vista de la computadorasalidaRecibe datos desde la computadoraEnva datos a un perifricoentradaRecibe datos desde un perifricoenva datos a una computadora27

conexiones de entrada / salidaOrganizacin y Arquitectura de Computadores28Recibe seales de control desde la computadoraEnva seales de control a perifricosEjemplo, Girar el discoRecibe direcciones desde la computadoraEjemplo, Nmero de puerto de identificacin de perifricoEnva seales de interrupcin (control)28Conexiones de cpuLectura de Interrupciones y datosEscribe los datos de salida (despus del procesamiento)Enva seales de control a otras unidadesRecibe, (y actua sobre), interrupciones

Organizacin y Arquitectura de Computadores2929busesHay un nmero de posibles sistemas de interconexinLas Estructuras de simple y mltiple BUS son las ms comunesejemplo. Bus de Control/direcciones/datos (PC)ejemplo. Unibus (DEC-PDP)

Organizacin y Arquitectura de Computadores3030Que es un bus?Una va de comunicacin que conecta dos o ms dispositivosUsualmente , broadcast (difusin)Frecuentemente agrupadasUn numero de canales en un busEjemplo, un bus de datos de 32 bit tiene 32 canales separados de un bitOrganizacin y Arquitectura de Computadores3131Bus de datosTransporta datosRecuerde que no hay diferencia entre "datos" e "instruccin" en este nivelEl Ancho es una clave determinante del rendimiento. 8, 16, 32, 64 bits

Organizacin y Arquitectura de Computadores3232Bus de direccionesIdentificar el origen o destino de los datosEjemplo, CPU necesita leer una instruccin (datos) desde una ubicacin dada en la memoria.El ancho del bus determina la mxima capacidad de memoria del sistemaEjemplo, El procesador 8080 tiene 16 bits de bus de direcciones, dado para un espacio de direcciones de 64k.

Organizacin y Arquitectura de Computadores3333Bus de controlControl y temporizacin de la informacinSeal de lectura/escritura de memoriaRequerimiento de interrupcin Seales de clock

Organizacin y Arquitectura de Computadores3434Esquema de interconexiones del busOrganizacin y Arquitectura de Computadores35

35Caractersticas fsicas del busQue caractersticas fsicas tienen los buses?Lneas paralelas en las placas de circuitosCables planosConectores sobre las mother boardsEjemplo, PCIConjunto de cables

Organizacin y Arquitectura de Computadores3636Realizacin fsica de la arquitectura de busOrganizacin y Arquitectura de Computadores37

37Problemas comunes en el busMuchos dispositivos en un bus producen:Propagacin de retardosRutas de datos largas significan que la coordinacin del uso del bs puede afectar negativamente el rendimientoSi el agregado de datos en la transferencia se acerca a la capacidad del bs.La mayora de los sistemas utilizan varios buses para superar estos problemasOrganizacin y Arquitectura de Computadores3838ISA tradicional (con cache)Organizacin y Arquitectura de Computadores39

39Bus de alto desempeoOrganizacin y Arquitectura de Computadores40

40Tipos de busDedicadoLineas separadas de datos y direccionesMultiplexadoComparte lineasLinea de control para direccin valida y dato validoVentaja pocas lineasdesventajaSistema de control ms complejoMximo rendimiento

Organizacin y Arquitectura de Computadores4141Arbitraje de busMs de un mdulo de control del busEjemplo, controlador CPU y DMASlo un mdulo puede controlar el bus a la vezEl arbitraje puede ser centralizado o distribuidoOrganizacin y Arquitectura de Computadores4242Arbitraje centralizado y distribuidoCentralizadonico dispositivo de HW que controla el acceso al busControlador de busarbitroPuede ser parte de la CPU o por separadoDistribuidoCada mdulo puede solicitar acceso al busLgica de control sobre todos los mdulos

Organizacin y Arquitectura de Computadores4343TemporizacinCoordinacin de eventos sobre el busSincronizmo Eventos determinados por seales de relojEl bus de control incluye lineas de clockUn simple 1-0 es un ciclo de busTodos los dispositivos pueden leer lineas de clockUsualmente se sincroniza con el flanco principalUsualmente un simple ciclo para un evento

Organizacin y Arquitectura de Computadores4444Diagrama de temporizacin sincrnicaOrganizacin y Arquitectura de Computadores45

45Temporizacin asincrnica diagrama de lecturaOrganizacin y Arquitectura de Computadores46

46Temporizacin asincrnica diagrama de escrituraOrganizacin y Arquitectura de Computadores47

47Bus PCIInterconexin de componentes perifricosIntel lo lanz para dominio pblico32 or 64 bits50 lineasOrganizacin y Arquitectura de Computadores4848Lneas de bus pci - requeridasLienas de sistemaIncluyendo clock y resetDirecciones y datos32 lineas multiplexadas para direcciones/datosLineas de interrupcin y validadoInterfaz de ControlArbitrajeNo compartidoConexin directa para arbitraje de bus PCILineas de error

Organizacin y Arquitectura de Computadores4949Comandos pciTransaccin entre iniciador (master) y plataforma (destino)El master reclama el uso del busDetermina el tipo de transaccinEjemplo, E/S lectura/escrituraFase de direccinUna o ms fases de datos

Organizacin y Arquitectura de Computadores5050Diagrama de temporizacin de lectura PCIOrganizacin y Arquitectura de Computadores51

51Arbitraje en el bus PCIOrganizacin y Arquitectura de Computadores52

52bibliografaStallings, captulo 3

Organizacin y Arquitectura de Computadores5353