circuitos lineales con amplificadores operacionales

LABORATORIO Nº 3 - CIRCUITOS LINEALES CON AMPLIFICADORES OPERACIONALES, ABRIL 2012.

1electrónica

I. IntroduccIón

Un amplificador operacional (op-amp), es un amplificador diferencial de ganancia muy alta que se utiliza como blo-

que constructivo para el diseño de una amplia gama de circuitos electrónicos.

Se representa mediante un triángulo y las características que lo definen son: ganancia diferen-cial muy alta, ganancia en modo común extremadamente baja, im-pedancia de entrada muy alta e impedancia de salida muy baja. La Fig. 1 muestra la unidad op-amp básica. La entrada positiva (+) produce una salida que está en fase a la señal aplicada, y en cam-bio, una entrada en la terminal de entrada negativa (-) da como resultado una salida de polaridad opuesta.

La importancia del amplificador operacional en la electró-nica actual es que permite diseñar bloques funcionales con un comportamiento que es independiente de las características del elemento amplificador. Con él se consigue diseñar circuitos electrónicos muy precisos y estables aún cuando se utilice tec-nología semiconductora que en sí es imprecisa e inestable.

Algunos de estos bloques funcionales con los que experi-mentamos son el amplificador inversor, amplificador no inver-sor, circuito restador y circuito integrador. En cada uno de ellos analizamos su funcionamiento de forma teórica contrastando con la experimentación.

Pudimos apreciar cómo para muchas de las aplicaciones de baja frecuencia, los amplificadores operaciones que actualmen-te se fabrican tienen un comportamiento muy parecido al ideal.

II. AmplIfIcAdor Inversor

El circuito mostrado en la Fig. 2 corresponde al amplificador inversor. La función de transferencia de este circuito es

Av VV

RR

fi

o

1

2= =-

Puede verse que el cociente de resistencias determina la ga-nancia en lazo cerrado, y el signo menos (-) determina que hay inversión en la tensión de salida con respecto a la tensión de entrada.

La resistencia R3 no forma parte de la configuración inverso-ra ni de otras configuraciones, pero se coloca con el propósito

de igualar las corrientes de entrada del operacional en estado de reposo. Un análisis sencillo permite determinar que el valor de esta resistencia R3 corresponde al paralelo de R1 y R2.

Una vez que fijamos el valor de R3 en 1 kW, no pudimos apreciar tensión en el borne no inversor del amplificador, pero calculamos que sería aproximadamente 50 mV.

La Fig. 3 se obtuvo al inyectar tensiones continuas en la en-trada, verificando el valor de la salida.

Sobre la parte lineal de la curva experimental, es decir, antes de que el op-amp entre en saturación, se realizó un análisis de regresión lineal1. De esta forma se pudo determinar la pendiente de la recta que corresponde al valor experimental de la ganancia de tensión. . ( )Av 10 12 5f =- 2.

Puede verse en el análisis estadístico de Monte Carlo gran dispersión de las curvas cerca de la saturación del op-amp. Esta variabilidad se debe principalmente a la falta de simetría en la fuente de alimentación partida del op-amp, más que a variabili-dad debida a la tolerancia de los componentes.

Al alcanzar la tensión de salida valores cercanos a los límites impuestos por la tensión de alimentación del op-amp, la am-plificación se hace imposible por la saturación del operacional.

Al inyectar una señal senoidal de pocos milivoltios en la en-

1 El análisis se hizo mediante el método de York. Este método tiene en cuenta para el ajuste la incertidumbre en la medida, tanto en la tensión de entra-da como en la tensión de salida.

2 El número entre paréntesis corresponde a la incertidumbre sobre el últi-mo dígito.

Circuitos Lineales conAmplificadores Operacionales

Alumnos: Fernando Angel Liozzi (41878), Leandro Sahuet (100490), Francisco Tscherig (86581),Ricardo Fonseca (97022)

Profesores: TITE-1 Ing. Juan Carlos Revello, ASD-2 Ing. Marcelo Araos, AYS-3 Srta. Noelia Martínez SartoeFacultad de Ingeniería

Universidad Nacional del Comahue

Informe de Laboratorio nº 3 - Electrónica II

Fig. 1. Op-amp básico.

R1

1k

R2

10k

AC 1

V3

R3

1k

LM358/NS

U1

+12

-12

VoVi

Fig. 2. Circuito del amplificador inversor. Este amplificador consta de las re-sistencias externas R1, R2 y R3. R1 y R2 se utilizan para definir la ganancia de tensión con realimentación. R3 se coloca con el fin de igualar en la medida de lo posible las corrientes de entrada del operacional en estado de reposo.


2 electrónica

trada, obtenemos a la salida una señal senoidal amplificada e invertida. Este actividad se muestra en la Fig. 4 para una fre-cuencia de la señal de entrada de 1 KHz.

El slew rate de un amplificador se define como el rango máxi-mo de cambio de la tensión de salida para todas las señales de entrada posibles. Representa la incapacidad de un amplificador para seguir variaciones rápidas de la señal de entrada.

El cálculo del slew rate del op-amp se efectuó considerando el flanco de bajada de la señal de salida entre el 10% y 90% de su excursión. Basamos nuestros procedimiento en dos méto-dos, uno mediante funciones incorporadas en el osciloscopio, Fig. 5 y mediante algoritmos especializados, Fig.6. Por ambos métodos se obtienen resultados similares, .SR V s0 253 n= . La hoja de datos del fabricante indica .SR V s0 3 n= .

Podemos limitar la respuesta en frecuencia del amplificador agregando capacitores en serie con R1 y paralelo con R2. El ca-pacitor en serie con R1, limitará la frecuencia de corte inferior

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4-12

-10

-8

-6

-4

-2

0

10.12(5)vfA = −

Tens

ión

desa

lida,

Vo

[V]

Tensión de entrada, Vi [V]Fig. 3. Tensión de salida en función de la tensión de entrada para el amplifi-cador inversor de la Fig. 2. En naranja se muestran los datos experimentales con su banda de incertidumbre en la salida y sus cota de incertidumbres en la entrada. En marrón a trazos la recta de regresión sobre los valores en el rango lineal. En verde la simulación spice con el modelo del op-amp LM358. En gris el análisis de Monte Carlo.

Fig. 4. Señales senoidales de entrada (canal 1) y de salida (canal 2) al circuito amplificador inversor.

-20µ -10µ 0 10µ 20µ 30µ

-2

-1

0

1

2

Tens

ión,

Vo

[V]

Tiempo, t [s]

Fall Time=1.41038E-5Fall Range=3.5752

0.253V VSRt s

∆= =∆

Fig. 6. Medición del Slew Rate mediante algoritmos dedicados a tal propósito. Se lo calcula entre el 10% y el 90% del flanco de bajada.

del amplificador ya que a frecuencias por debajo del corte se comportará como circuito abierto. Por el contrario el capacitor en paralelo con R2 limitará la frecuencia de corte superior de-bido a que a frecuencias más altas de la de corte, la reactancia capacitiva es muy grande.

La función de transferencia en este caso es

Av ZZ

C s R

C s R1

1

f1

2

11

22

1

=- =-+

+-

aa

kk

De la expresión anterior, no podemos decir que la ganancia de tensión sea el cociente de las resistencias R R2 1- .

Si llamamos m al factor de ganancia de tensión requerido y fijamos el valor de R1, tenemos

( )

CR f f f f f f

Cm R f f

61

21

1

1 2 1 12

1 2 22

21 2 1

$

$ $

r

r

=- - - +

=-

^ h7 A

donde f1 es la frecuencia de corte inferior y f2 la frecuencia de corte superior.

Fig. 5. Medición del Slew Rate entre el 10% y el 90% del flanco de bajada utilizando las funciones propias del osciloscopio. Canal 1 entrada, 2 salida.


3electrónica

Una vez obtenidos C1 y C2, podemos calcular el valor de R2 para obtener la ganancia deseada m.

R

mC C

C R2

12

1 1=-

Evaluando numéricamente con f1=100 Hz, f2=10 KHz, m=10 y R1=1 KW, tenemos

.

.

.

C F

C nF

R K

1 56

1 61

10 1

1

2

2

n

X

=

=

=

En la Fig. 7 se muestran la curva teórica de la respuesta en frecuencia resultado de las ecuaciones anteriores (rojo), las cur-vas del análisis estadísticos con valores comerciales de compo-nentes más próximos a los analíticos y sus tolerancias (grises) y los puntos experimentales límites cuando detectamos una caída

de -3 dB (naranja). Podemos considerar que con cierto mar-gen de error cumplimos con los requisitos de diseño. La Fig. 8 muestra la señal de entrada (canal 1) y la señal de salida (canal 2) del amplificador, se observa que a los 130 Hz aproximada-mente la amplitud de la señal de salida ha decaído 3 dB. Lo mismo ocurre a los 9 Khz, esta situación se muestra en la Fig. 9.

III. AmplIfIcAdor no Inversor

El circuito mostrado en la Fig. 10 corresponde al amplifica-dor no inversor. La función de transferencia de este circuito es

Av RR1f1

2= +

La Fig. 11 se obtuvo al inyectar tensiones continuas en la

10 100 1k 10k 100k

0

10

20

Gan

anci

ade

Tens

ión,

Av f

[dB

]

Frecuencia f, [Hz]

-3.01 dB

Fig. 7. Respuesta en frecuencia del amplificador inversor al limitar su ancho de banda. En rojo se muestra la curva teórica, donde se aprecia que los límites de -3.01 dB corresponden a las frecuencias de corte requeridas y que ganancia de tensión es de 10. En gris se muestra el análisis de Monte Carlo con valores de componentes reales más próximos a los teóricos. En naranja los datos expe-rimentales, se marcaron los puntos límites donde se detectó una caída de -3 dB aproximadamente.

Fig. 8. Determinación aproximada de la frecuencia de corte inferior para el amplificador inversor limitado en banda. Vemos que a los 130 Hz la tensión de salida cae 3 dB desde su valor máximo. Canal 1 entrada, canal 2 salida.

Fig. 9. Determinación aproximada de la frecuencia de corte superior para el amplificador inversor limitado en banda. Vemos que a los 9 KHz la tensión de salida cae 3 dB desde su valor máximo. Canal 1 entrada, canal 2 salida.

R1

1k

R2

10k

AC 1

V3LM358/NS

U1

+12

-12

VoVi

Fig. 10. Circuito del amplificador inversor. Este amplificador consta de las re-sistencias externas R1 y R2 que se utilizan para definir la ganancia de tensión con realimentación.


4 electrónica

entrada, verificando el valor de la salida.Sobre la parte lineal de la curva experimental, es decir, antes

de que el op-amp entre en saturación, se realizó un análisis de regresión lineal. De esta forma pudo determinarse la pendiente de la recta que corresponde al valor experimental de la ganancia de tensión. . ( )Av 11 16 6f = .

Puede verse en el análisis estadístico de Monte Carlo gran dispersión de las curvas cerca de la saturación del op-amp. Esta variabilidad se debe más a la falta de simetría en la fuente de alimentación partida del op-amp, que a la tolerancia de los com-ponentes.

Al alcanzar la tensión de salida valores cercanos a los límites impuestos por la tensión de alimentación del op-amp, la am-plificación se hace imposible por la saturación del operacional.

Al inyectar una señal senoidal de pocos milivoltios en la entrada, obtenemos a la salida una señal senoidal amplificada. Esta actividad se muestra en la Fig. 12 para una frecuencia de la señal de entrada de 1 KHz.

Iv. cIrcuIto restAdor

El circuito de la Fig. 13 corresponde al circuito propuesto para efectuar la diferencia de las tensiones V1 y V2. Debido a la naturaleza inversora del circuito restador, se colocó en cascada un circuito inversor de ganancia unitaria para no alterar la ope-ración matemática que se intenta resolver.

Este tipo de configuración tiene una resistencia de entra-da baja en comparación con otro tipo de restadores como por ejemplo el amplificador de instrumentación.

Al ser todas las resistencias iguales, la salida se reduce a la diferencia de las entradas, esto es: V V Vo 1 2

= - . En caso de que las resistencias no sean iguales, la salida total será

V RR

RR V

R R RR R R

Vo5

6

1

31

1 2 4

4 1 32= -

++

^^

hh< F

Como se ve en la expresión anterior, la salida depende en

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.40

2

4

6

8

10

12

11.16(6)vfA =

Tens

ión

desa

lida,

Vo

[V]

Tensión de entrada, Vi [V]Fig. 11. Tensión de salida en función de la tensión de entrada para el amplifica-dor no inversor de la Fig. 10. En naranja se muestran los datos experimentales con su banda de incertidumbre en la salida y sus cota de incertidumbres en la entrada. En marrón a trazos la recta de regresión sobre los valores en el rango lineal. En verde la simulación spice con el modelo del op-amp LM358. En gris el análisis de Monte Carlo.

Fig. 12. Señales senoidales de entrada (canal 1) y de salida (canal 2) al circuito amplificador no inversor.

R1

1k

R3

1k

AC 1

V3

LM358/NS

U1R2

1kV4

R5

1kLM358/NS

U2

R7

500

R6

1k

R4

1k

+12

-12

VoV1

V2

+12

-12

Fig. 13. Circuito restador (recuadro rojo) y circuito inversor (recuadro azul). Debido a la naturaleza inversora del circuito restador, se colocó en cascada un circuito inversor para contrarrestar este efecto. La salida efectiva del circuito completo es la diferencia entre la tensión V1 y la tensión V2.

0 2 4 6 8 10 12 14 16 18 20-12

-10

-8

-6

-4

-2

0

2

4

6

1.013(3)vfA = −

Tens

ión

desa

lida

(res

ta),

Vo

[V]

Tensión de entrada (sustraendo), V2 [V]

Tensión V1 (minuendo): Fija en 5.11 V

Fig. 14. Tensión de salida (resta) en función de la tensión de entrada V2 (sus-traendo) para el restador de la Fig. 13. El valor de V1 (minuendo) se dejó fijo. En naranja se muestran los datos experimentales con su banda de incertidumbre para la salida y sus cota de incertidumbres en la entrada. En marrón a trazos la recta de regresión sobre los valores en el rango lineal. En verde la simulación spice con el modelo del op-amp LM358. En gris el análisis de Monte Carlo considerando fuentes ideales.


5electrónica

cierta medida del valor de todas las resistencias y fuentes de tensión; como éstas en la práctica no son ideales la variabilidad en la salida de un sistema real puede ser significativa para una operación matemática. A efectos de ver sólo la influencia de la variación de las resistencias en el circuito, se realizó un análisis de Monte Carlo considerando que las fuentes de tensión son ideales; como este hecho en la práctica tampoco se da, la varia-bilidad real es aún mayor.

En la Fig. 14 se resume toda esta experiencia. En color na-ranja se muestras los datos experimentales y marrón su recta de ajuste (York), en verde la simulación spice considerando siem-pre los valores centrales de los componentes y todo ideal. En gris el análisis estadístico.

v. cIrcuIto IntegrAdor

El circuito de la Fig. 15 corres-ponde a un integrador ideal. Este circuito no se usa en la práctica de forma discreta ya que cualquier señal pequeña de DC en la entrada puede ser acumulada en el capaci-tor hasta saturarlo por completo; sin mencionar la característica de offset del mismo operacional, que también es acumulada.

La función de transferencia del integrador ideal es

Av RCs1=-

Esta función de transferencia tiene un polo en el origen, des-fasa de forma constante -p/2 y atenúa 20 dB por décadas.

El circuito que se muestra en la Fig. 16 corresponde a nuestro integrador diseñado para que efectúe la integración a partir de frecuencias de 100 Hz.

La etapa integradora posee la siguiente función de transfe-rencia

Av RR

R C s11

1

2

2 1$=- +

Esta función de transferencia decae 20 dB por décadas des-pués del polo, pero recién después de 1 décadas comienza a desfasar p/2, por lo tanto si queremos integrar señales a partir

de los 100 Hz, debemos forzar al polo a que esté 1 década antes e invertir la señal para que el desfasaje sea -p/2. En nuestro di-seño, debemos colocar el polo en 10 Hz. Al hacer esto, también estamos atenuando nuestra señal integrada 20 dB por debajo de su frecuencia de corte, en necesario después amplificarla. Por ello se colocó una etapa amplificadora inversora con ganancia 20 dB. De esta manera logramos el desfasaje requerido y ga-nancia unidad (0 dB) para una frecuencia de 100 Hz.

Continuaremos nuestro análisis escogiendo resistencias igua-les así reducimos el álgebra. Llamamos a todas las resistencias R y al único capacitor C.

Ahora la frecuencia de corte de nuestro integrador la pone-mos a 10 Hz, esto es

RC Hz C R21 10 20

1&r r= =

Eligiendo el valor de R en 1 KW, tenemos

.C F15 9 n=

En la Fig. 17 se muestran los resultados teóricos del diseño, en color rojo se muestran las curvas de ganancia y en color azul las fases. En línea punteada el comportamiento del circuito in-tegrador antes de ser amplificado y en línea sólida la salida total del diseño integrador.

Se observa que antes de ingresar a la etapa amplificadora in-versora, se logró ubicar correctamente el polo en 10 Hz y que a los 100 Hz se tiene una atenuación de 20 dB y un desfasaje de +90º. Simplemente ahora falta amplificar e invertir la fase 180º, de +90º a -90º, y esto se logra con la etapa amplificadora inversora.

La respuesta en frecuencia total del sistema se muestra con líneas sólidas en la Fig. 17. Se ve claramente que a partir de 100 Hz el circuito completo se comporta como un integrador.

En la Fig. 18 se muestra la salida del integrador sin la etapa de inversión y amplificación, puede verse que hace falta ampli-ficar la señal e invertir la fase 180º para que la integración sea correcta.

U

R CVi

Vo

Fig. 15. Integrador ideal.

U1R1

1k

R2

1k

AC 1

V3

C1

15.9µ

R3

500

R4

1k

U2

R6

1k

R5

10k

+12

-12

Vi

+12

-12

Vo

Fig. 16. Circuito integrador diseñado para integrar a partir de frecuencias de 100 Hz. Para anular la naturaleza inversora y atenuadora de la etapa integrado-ra, se coloca una etapa de amplificador inversor; usamos Av=-10.

1 10 100 1000 10000-64

-56

-48

-40

-32

-24

-16

-8

0

8

16

24

-3.01 dB @ 10 Hz Ganancia 0 dB @ 100 Hz

Frecuencia, f [Hz]

Gan

anci

ade

tens

ión,

Av

[dB

] Comportamiento integrador

-120

-90

-60

-30

0

30

60

90

120

150

180

210

Fase

,θ[º]

Fig. 17. Respuesta en frecuencia del integrador sin amplificar y desfasar (línea a trazos) y salida total con amplificación y desfasaje (línea sólida), en rojo ga-nancia de tensión y en azul fase. Los ejes verticales se sincronizaron para poder comparar. Se marcó la caída de -3.01 dB para 10 Hz, la zona donde comienza la integración y la ganancia unidad a 100 Hz para la salida total integrada.


6 electrónica

Desde la Fig. 19 y hasta la Fig. 21 se presentan distintas se-ñales que ingresan al circuito (canal 1) y la salida del circuito ya integrada (canal 2).

vI. conclusIones

Se comprobó la importancia del op-amp en los diseños de bloques funcionales y como estos no dependen de sus carac-terísticas, siempre hablando en sentido del circuito externo al op-amp. Esto hace de los amplificadores operacionales disposi-tivos electrónicos muy versátiles.

Se experimentó con varias configuraciones lineales de los op-amp, observándose alta linealidad en el rango de no satu-ración del mismo, un slew rate muy aceptable para frecuencias y tensiones medias y un fácil diseño de los componentes exter-nos. En todas estas configuraciones el comportamiento de los op-amp es muy parecido al ideal.

referencIAs

[1] R. L. Boylestad and L. Nashelsky, Electrónica: Teoría de Circuitos y Dis-positivos electrónicos, décima ed. México: PEARSON EDUCACIÓN, 2009, ISBN: 978-607-442-292-4.

[2] J. Millman and C. C. Halkias, Electrónica Integrada, E. E. Europa, Ed., 1976, ISBN: 84-255-0432-5.

[3] B. N. Taylor and C. E. Kuyatt, “Guidelines for evaluating and expressing the uncertainty of nist measurement results”, NIST, Tech. Rep., 1994, NIST Technical Note 1297.

[4] R. C. Dorf and R. H. Bishop, Sistemas de control moderno, décima ed. México: PEARSON EDUCACIÓN, S.A., Madrid, 2005, ISBN: 84-205-4401-9.

[5] G. A. Ruiz Robredo, Electrónica Básica para Ingenieros, Universidad de Cantabria, ISBN: 84-607-1933-2, Depósito Legal: SA-138-2001.

Fig. 18. Señales senoidales de entrada (canal 1) y de salida (canal 2) del circuito integrador, antes de entrar en la etapa amplificadora inversora.

Fig. 19. Señales senoidales de entrada (canal 1) y de salida (canal 2) del circuito integrador completo. sin cost dt t K=- +^ ^h h# .

Fig. 20. Señales sierra de entrada (canal 1) y parabólica de salida (canal 2) del

circuito integrador completo. t dtt2 K2

- =- +# .

Fig. 21. Señales arbitrarias de entrada (canal 1) y de salida (canal 2) del circuito integrador. La integración se efectúa correctamente.

circuitos lineales con amplificadores operacionales

Documents