características eléctricas del transistor unipolar (practica)

8/16/2019 Características Eléctricas Del Transistor Unipolar (Practica)

1/16

TECNOLÓGICO NACIONAL DE MÉXICO

INSTITUTO TECNOLÓGICO DE MORELIA

Practica 6

Reporte de laboratorio

Física de Semiconductores

Departamento de Ing. Electrónica

Morelia Michoacán, a 2 de ma!o del 2"#$.

Caratula

Instituto Tecnológico de Morelia

Departamento de Ingeniería Electrónica


2/16

Física de Semiconductores

Practica No. 6

Características eléctricas del transistor unipolar

!"eti#o$ Conocer el comportamiento eléctrico de los transistores %FET &

MSFET.

Procedimiento$

Seleccionar transistores de e'ecto de campo %FET canal n & otro canal p( &MSFETs de enri)uecimiento & deserción canal n & canal p( para los %FETs *aceruna primera cur#a con +gs,- #ariando +ds mediante la 'uente #aria!le enpasos de decimas de #olt de - a #olt & en pasos de #olt de a - +.lasegunda cur#a se o!tendr/ con una polari0ación in#ersa de la compuerta de-.1 + & la tercera cur#a con un +gs de + de polari0ación in#ersa usando elmismo !arrido para +ds.

Para los MSFET o!tener tres cur#as de salida 2 Id #s +ds con +gs constante3enel caso de los MSFET de enri)uecimiento usar #alores de +gs ma&ores )ue el#olta"e de um!ral sin so!repasar la corriente de drenador m/4ima( en el casode los MSFET de deserción los #olta"e de la compuerta estar/n entre el -+ & el#olta"e de oclusión.

Para cur#a de salida deducir el #olta"e de um!ral o #olta"e de oclusión seg5nsea el caso mediante la cur#a de transconductancia 2Id #s +gs para +ds,1 +3.

eportar$

7Marco teórico

7C/lculos 8ec*os.

7Mediciones.

7!ser#aciones.

7E4plicación de las di'erencias teoría7practica.

7Conclusiones indi#iduales.

Marco Teorico


3/16

El transistor unipolar está formado por una sola capa de semiconductor de tipo n sobre un

substrato de tipo−¿ p

¿ . Se distingue el canal cuyo dopado es−¿n¿ y las conexiones al

exterior, drenador y surtidor, que son material dopado de tipo+¿n¿ , Encima del

canal, que conecta drenador y surtidor, se ha difundido una capa adicional de tipo p. Las

zonas dopadas tipo p se conectan conjuntamente y se llaman puerta. El drenador del

JE! es equi"alente al colector del #J!, el emisor al surtidor y la puerta a la base.

Ilustración 1. Diagrama del JFET.

Su funcionamiento es algo diferente al del #J!. $omo en cualquier uni%n p&n se forma una

zona de agotamiento entre la puerta y el canal. Si ahora conectamos la puertacon el surtidor y ambas a tierra y además el drenador a una tensi%n positi"a,

obtendremos una tensi%n in"ersa aplicada entre drenador y puerta. La tensi%n aplicada al

drenador es igual a '(S. Si "ariamos la tensi%n '(S, entonces "ariaremos el tama)o de

la zona de agotamiento y con ello el grosor del canal. (e esta manera se podrá controlar

la conducti"idad del canal.


4/16

Ilustración 2. Funcionamiento básico de un transistor JFET

La ecuaci%n que describe el comportamiento del JE! es*

Esta es la ecuaci%n que se corresponde con los puntos que separan la zona %hmica de la

acti"a +lnea discontinua-. (ado que ( es prácticamente constante e igual a (sat

en la regi%n acti"a, dicha ecuaci%n tambi/n podrá ser empleada en dicha zona.

Ilustración 3. Curvas de transferencia salida de un JFET canal !.

n el funcionamiento del JE! hemos "isto que seg0n la tensi%n '1S, controlamos la

anchura de la zona de agotamiento. (e hecho si hacemos '1S positi"a y por tanto

polarizamos directamente la uni%n puerta&canal, toda"a reducimos más la zona de

agotamiento y por tanto aumentamos su conducti"idad e (. El problema es que la

corriente de puerta se hace muy ele"ada e ( aumenta por encima de (SS. 2or tanto, la

polarizaci%n directa de la uni%n p&n de silicio está restringida a un "alor máximo de 3,4 '.

5n "alor lmite más conser"ador es 3,6 '.


5/16

2ara poder hacer funcionar el E! en modo de enriquecimiento debemos e"itar que se

polarice directamente la uni%n puerta&canal. 5na forma de hacerlo es aislando la

puerta y controlando la zona de agotamiento mediante un campo el/ctrico. Los smbolos

y esquemas de este tipo de 78SE! se muestran en la siguiente figura.

Ilustración ". #$%FET de de&le'ión de canal ! canal (.

Ilustración ). #$%FET de enri*uecimiento de canal ! canal (.

En la mayor parte de aplicaciones, el substrato es simplemente unido al surtidor. Sin

embargo, puede ser utilizado como otro terminal de entrada de puerta, o en el caso de

canal 9 lle"ado a una tensi%n de alimentaci%n negati"a. Su funcionamiento es similar al

del JE!, pero como ya hemos dicho la puerta está aislada del canal por una fina capa de

%xido de silicio +Si86-, no existiendo uni%n p&n entre la puerta y el canal.

Supongamos el caso en que '1S sea negati"a. (ado que la estructura básica es muy

similar a una capacidad de placas plano paralelas, la polarizaci%n negati"a de puerta

repele las cargas negati"as de los electrones en el canal de tipo−¿n¿ . $omo

consecuencia, se forma una regi%n espacial de carga o zona de agotamiento que

estrecha el canal, reduciendo su conducti"idad y disminuyendo (. Si '1S alcanza un

"alor negati"o denominado '1S +th-+o '!- el canal se estrangula con lo cual ya no hay

circulaci%n de corriente. Si '1S se hace positi"a, son atrados electrones adicionales


6/16

hacia el canal, los cuales procederán de las regiones+¿n¿ de drenador y surtidor

que están más fuertemente dopadas. Estos electrones adicionales incrementarán la

conducti"idad del canal. La disminuci%n de la resistencia del canal pro"oca un incremento

de (.

Ilustración +. Funcionamiento de un #$%FET &olari,ado.

:l estar aislada la puerta podemos aplicar tensiones positi"as a la puerta siendo

la 0nica limitaci%n la corriente máxima de drenador permitida, (+7:;-. La corriente

de fugas será mucho menor que la del JE! y alcanzará ordenes de magnitud de

pico amperios. El 0nico problema es la tensi%n de puerta que soportan lostransistores E! de puerta aislada que no suele superar los 63 '. 2or encima de esa

tensi%n el aislante +Si86- se perfora y el transistor queda inser"ible.


7/16

Ilustración -. (olari,ación del #$%FET.


8/16

Desarrollo

JFET

' de polarizaci%n in"ersa usando el mismo barrido para 'ds.

2ara realizar esta parte de la practica utilizamos el JE! 29?@36 Los resultados

obtenidos en la práctica fueron los siguientes*

Tabla 1. #ediciones de Idss0 variando dss manteniendo constante gs.

+gs, 7++gs,7-.1+ +gs, -+

+dss Idss Idss Idss

- - - -

-. 1.--E7-1 .--E7-9 .:-E7-9

-.; -E7-9 :.;-E7-9

-.6 ;.--E7-9 1.1-E7-9 >.=-E7-9

-.: ;.-E7-9 6.--E7-9 ;.;-E7-9 6.9-E7-9 .-=E7-=

-.< ;.=-E7-9 6.>-E7-9 .9E7-=

;.=-E7-9 :.-E7-9 .;-E7-=

; ;.1-E7-9 >.;-E7-9 .6E7-=

= ;.6-E7-9 >.1-E7-9 .:E7-=

9 ;.6-E7-9 >.6-E7-9 .:=E7-=

1 ;.6-E7-9 >.:-E7-9 .:1E7-=

6 ;.:-E7-9 >.:-E7-9 .:6E7-=

: ;.:-E7-9 >.>-E7-9 .:6E7-=

> ;.:-E7-9 >.>-E7-9 .:6E7-=

< ;.:-E7-9 >.>-E7-9 .::E7-=

- ;.:-E7-9 >.>-E7-9 .::E7-=

:l graficar nuestras mediciones en Exel obtu"imos las siguientes graficas*


9/16

- ; 9 6 > - ;-

-

-

-

-

-

--

-

-

-

Cur#as de salida

+gs, + +gs, -.1+ +gs, -+

+dss2+3

Idss2?3

raca 1. Curvas de salida del JFET (!"342.

(e las cur"as anteriores obtu"imos la siguiente grafica de transconductancia del JE!,

con un 'dss=4'.

7.1-E@-- 7.--E@-- 71.--E7- -.--E@--

-.--E@--

1.--E7-9

.--E7-=

.1-E7-=

;.--E7-=

'243 , -4A; @ -4 @ -B ,

Cur#a de entrada

+gs2+3

Idss2?3

raca 2. Curva de transconductancia del JFET (!"342.

(e la ecuaci%n generada por Exel podemos deducir el "oltaje de oclusi%n o de

estrangulamiento +'p-. 2ara lo cual se utilizaron las siguientes formulas*

I Dsat = I DS(1−V GS

V P)2


10/16

I Dsat = I DS−2 I DSV GS

V P− I DSV GS

V P2

2or la ecuaci%n generado por Exel sabemos que*

0.002=−2 I DSV P

2o lo tanto '2 = &>.A4'

MOSFET

2ara los 78SE! obtener tres cur"as de salida + d "s 'ds con 'gs constante-en el caso

de los 78SE! de enriquecimiento usar "alores de 'gs mayores que el "oltaje de umbral

sin sobrepasar la corriente de drenador máxima, en el caso de los 78SE! de deserci%n

los "oltaje de la compuerta estarán entre el 3' y el "oltaje de oclusi%n.

Los resultados obtenidos con el 78SE! 69A33 fueron los siguientes*

Tabla 2. #ediciones de Id0 variando ds manteniendo constante gs.

+gs,9.:

-++gs,9.1

-++gs,9.=

+

+ds2+3 Id2?3 Id2?3 Id2?3

- 9.99E7-; ;.9-E7-; .; 9.;E7-; ;.=-E7-; .;=E7-;

: 9.-;E7-; ;.;9E7-; .;-E7-;

6 =.>E7-; ;.1E7-; .6E7-;

1 =.6:E7-; ;.-:E7-; .E7-;

9 =.11E7-; .E7-; .:>E7-; .1-E7-=

-.< ;.1>E7-; .96E7-; >.--E7-=

-.> ;.99E7-; .9-E7-; :.:-E7-=

-.: ;.;


11/16

- ; 9 6 > - ;-.--E@--

.--E7-;

;.--E7-;

=.--E7-;

9.--E7-;

1.--E7-;

Cur#as de salida

+gs,9.:-+ +gs,9.1-+ +gs,9.=+

+ds2+3

Id2?3

raca 3. Curvas de salida del #$%FET 2!-444.

(e las cur"as anteriores obtu"imos la siguiente grafica de transconductancia del

78SE!, con un 'ds=4'.

9.;1 9.= 9.=1 9.9 9.91 9.1 9.11 9.6 9.61 9.: 9.:1-.--E@--

1.--E7-=

.--E7-;

.1-E7-;

;.--E7-;

;.1-E7-;

=.--E7-;

=.1-E7-;

9.--E7-;

'243 , -.->4A; 7 -.664 @ .=1B ,

Cur#a de entrada

+gs2+3

Id2?3

raca ". Curva de entrada del #$%FET 2!-444.

(e la ecuaci%n generada por Exel podemos deducir el "oltaje de umbral +'th-. 2ara lo

cual se utiliz% la siguiente formula.

I D= K (V GS−V T )2

I D= KV GS2 −2 K V GSV T +V T

2


12/16

2or la ecuaci%n generada por Exel podemos deducir que B=3.3C, además sabemos que*

−0.656=−2 K V T

2or lo que '!= ?.>'

Simulaci!

JFET

2ara la simulaci%n del JE! 29?@36 se implement% el siguiente circuito*

Ilustración 14. Circuito de simulación del JFET (!"342.

En nuestra simulación se o!tu#ieron las siguientes gracas$

- ; 9 6 > - ;-

-

-

-

-

Cur#as de Salida

+gs, -+ +gs, -.1+ +gs, +

+dss2+3

Idss2?3

raca ). Curvas de salida simuladas JFET (!"342.

Comparando las gr/cas de salida de la simulación con las o!tenidas en lapr/ctica tenemos lo siguiente$


13/16

- ; 9 6 > - ;-

--

-

-

Cur#as de Salida Sim7Prac.

+gs, + +gs, -.1+ +gs, -+

s+gs, -+ s+gs, -.1+ s+gs, +

+dss2+3

Idss2?3

raca +. Com&aración de las curvas de salida0 simuladas &rácticas.

MOSFET

2ara la simulaci%n del 78SE! 69A333 se implement% el siguiente circuito.

Ilustración 11. Circuito de simulación del #$%FET 2!-444.

as gr/cas o!tenidas de nuestra simulación 'ueron$


14/16

- ; 9 6 > - ;-.--E@--

.--E7-;

;.--E7-;

=.--E7-;

9.--E7-;

1.--E7-;

Cur#as de salida

+gs,9.:-+ +gs,9.1-+ +gs,9.=+

+ds2+3

Id2?3

raca -. Curvas de salida simuladas #$%FET 2!-444.

?l comparar las gr/cas o!tenidas en la simulación & en la pr/ctica o!tenemos$

- ; 9 6 > - ;-.--E@--

.--E7-;

;.--E7-;

=.--E7-;

9.--E7-;

1.--E7-;

Cur#as de salida Sim7Prac

+gs,9.:-+ +gs,9.1-+ +gs,9.=+

S+gs,9.:-+

S+gs,9.1-+ S+gs,9.=+

+ds2+3

Id2?3

raca . Curvas de salida0 simuladas &rácticas 2!-444.


15/16

Co!clusi!

&:l principio no nos dimos cuenta de la correcta polarizaci%n de nuestro dispositi"o

78SE!, as que terminamos por quemarlo, y obser"ando a mis compa)eros medi cuenta que no todos traan el diodo de protecci%n contra la energa estática, por

lo que al tocar las terminales de nuestro 78SE! no sabamos si este haba

dejado de funcionar por lo que decidimos cambiar de 78SE!.

(urante la realizaci%n de esta práctica nos enfrentamos con uno que otro

incon"eniente respecto al calentamiento de nuestro dispositi"o, lo cual pro"oco

que repiti/ramos unas cuantas mediciones, unas cuantas "eces, y claro esperar

que nuestro dispositi"o se enfriase para poder seguir midiendo las "ariaciones.

!ambi/n tu"imos que ser cautelosos con no ele"ar mucho nuestro "oltaje ya que

podramos quemar de nue"o nuestro dispositi"o, y al estar "ariando me percat/ de

que la fuente de "oltaje de laboratorio es muy poco precisa y muy sensible ya que

costaba trabajo ajustar el "oltaje al deseado.

%En la realizaci%n de nuestra práctica nos dimos cuenta de que el JE! si

polarizamos de manera incorrecta las terminales drenador y fuente, la corriente

dss no se mantiene constante en los "alores más altos a los que realizamos

nuestras mediciones. $uando drenador y fuente están polarizados

incorrectamente el JE! se calienta a "oltajes peque)os pero al polarizar el

drenador y la fuente correctamente no se sufri% de calentamiento en ninguna de

nuestras mediciones.

La corriente dss "ario en mayor cantidad dentro del rango de 3" a >", estas

"ariaciones fueron menores al poner un "oltaje 'gss de &3.4" y &>".

2ara el 78SE! lo primero que hicimos fue poner nuestro "oltaje 'ds a >3 "olts y

al ser nuestro 78SE! de enriquecimiento polarizamos de manera positi"a 'gs

hasta que tu"i/ramos una corriente d de ?4m: que es aproximadamente la mitad

de la d máxima de nuestro dispositi"o, este "oltaje 'gs fue de ?.A", en las

mediciones realizadas a este "oltaje 'gs, se tu"ieron problemas de calentamiento

por lo que las tu"imos que hacer con mucho cuidado para reducir el erro

ocasionado por el calentamiento del dispositi"o al mnimo.


16/16

características eléctricas del transistor unipolar (practica)

Documents