capitulo iv logica combinacional[1]

CAPITULO IV

LOGICA COMBINACIONAL

UNIVERSIDAD RICARDO PALMA CIRCUITO DIGITALES I

Ing. RAUL HINOJOSA

2

CIRCUITOS LOGICOS COMBINACIONALES

En los dos capítulos anteriores hemos estudiado dos técnicas mas usadas para la simplificación de las funciones. Ahora podemos emplear estas herramientas de diseño lógico para poder realizar diseño lógico con aplicaciones diversas.

Se estudiaran diseños de bloques combinacionales con una función especifica tales como los sumadores, multiplexores, decodificadores y otros en los cuales vamos a emplear los métodos de simplificación para hacerlos mas eficientes y mas rápidos en sus respuestas.


Ing. RAUL HINOJOSA

3

Se entienden por bloques lógicos MSI, de media escala de integración a unas determinadas funciones lógicas de aplicación general, relativamente complejas.

Los bloques MSI funcionales permiten, el desarrollo y realización de los sistemas digitales de una forma lógica y estructurada. O sea, simplifican el diseño lógico.

Para su uso el estudiante debe estudiar las especificaciones que facilita el fabricante del bloque MSI y aplicarlo a sus necesidades prácticas. Según el grado de complejidad de la aplicación, puede requerirse la combinación de diferentes bloques lógicos para formar el sistema digital.

Para facilitar al máximo la asimilación de estas técnicas digitales al estudiante, procuraremos, en la medida que sea necesario, desarrollar la teoría basándonos en bloques lógicos comerciales, utilizando la simbología y terminología de los fabricantes.


Ing. RAUL HINOJOSA


4

Tipos de bloques lógicos MSI combinacionales fundamentales

Entre otros dispositivos, destacan los siguientes bloques:

Sumadores: realizan sumas aritméticas en binario. Utilizando números con signo (notación en complemento a dos) permiten también hacer restas.

Codificadores: pasan a código binario señales normalmente expresada en decimal (u octal).

Multiplexores: canalizan hacia una única salida uno de los diferentes datos de entrada (es un selector de entradas).


Ing. RAUL HINOJOSA


5

Decodificadores: pasan de código binario a sistema decimal (conversión de código) u otro formato sin codificar.

Demultiplexores: canalizan una señal de entrada hacia una de las diferentes salidas que tiene (es un selector de salidas).

Comparadores: detectan la igualdad (o desigualdad) entre dos datos binarios.

Existen, además de éstos, otros dispositivos también muy importantes; pero los indicados constituyen el grupo fundamental de CI MSI combinacionales.


Ing. RAUL HINOJOSA


6

LOGICA COMBINACIONALSUMADORES Medio Sumador

En el primer bloque de un circuito combinacional éstos están divididos en dos y son el medio sumador (HALF-ADD) y el sumador completo (FULL-ADD).

Circuito Combinacional que suma 2 bits Sumador medio

Circuito Combinacional que suma 3 bits Sumador completo

Sean:

X – Y Variables de IN (S = Suma)

S – C Variables de OUT (C = Carry) Acarreo

(S = Suma)


Ing. RAUL HINOJOSA

7

MEDIO SUMADOR


Ing. RAUL HINOJOSA

8

MEDIO SUMADOR


Ing. RAUL HINOJOSA

(a) (b)

x

y

x

y

S C

C

S

y

x

y

x

x

x

y

y

9


SUMADOR COMPLETO Un sumador completo es un componente que realiza la adición

binaria de 3 bits de entrada y 2 bits de salida.

Cuando sumamos en papel, en la operación se realiza de derecha a izquierda, una columna a la vez, como se muestra a continuación:


Ing. RAUL HINOJOSA

FULLADDER

Suma

Carry

A

B

Cin

10


11 1 1 +1 1 0

1 1 0 1

Cada columna, a excepción de la última a la derecha puede tener un acarreo de entrada o de salida.

Esto nos sugiere una manera de realizar la adición binaria: diseñar un componente que realice la suma de una columna, y conectar n de estos componentes para realizar la adición de números de n bits.


Ing. RAUL HINOJOSA

11


Tendríamos un circuito de 3 entradas, los bits de cada numero que vamos a sumar y el acarreo del bit anterior, y 2 salidas, la salida suma y la salida de acarreo hacia el siguiente bit .

Realizamos la tabla de verdad para un boque de un sumador completo full add.


Ing. RAUL HINOJOSA

A B C Carry Suma

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

12

LOGICA COMBINACIONAL De la tabla de la verdad obtenemos los mapas de Karnaugh respectivos:

xyzzyxzyxzyxS


Ing. RAUL HINOJOSA

00 01 11 10

0

1

1

1

1

1

y

x

z

00 01 11 10

0

1 1

1

11

z

x

yzxzxyC

C

x

y

x

z

z

y

z

x

y

z

x

y

z

x

y

y

x

z

S

13


SUMADOR PARALELO BINARIO Es una función digital que produce una suma aritmética de números

binarios en paralelo. Este circuito consiste en sumadores completos concertados en cascada con la salida de arrastre de un sumador completo conectado al arrastre de entrada del siguiente sumador completo. (Full Adders).


Ing. RAUL HINOJOSA

S3 S2 S1

C1C2C3C5 C4F.A.

S4

B4 A4

F.A. F.A. F.A.

B3 A3 B2 A2 B1 A1

14

LOGICA COMBINACIONALCODIFICADORES La definición más extendida de los

codificadores es que son circuitos combinacionales con 2n entradas y n salidas (aunque en la práctica, algunos modelos tienen menos entradas). A cada una de las entradas se les asigna un número. La activación de cada una de dichas entradas produce una combinación binaria de salida correspondiente a dicha entrada.

De una forma más sencilla se puede decir que la función que realizan los CI MSI codificadores es producir combinaciones binarias correspondientes a la activación de diferentes entradas que expresan información en una base respectiva, y los convierte a otra base.


Ing. RAUL HINOJOSA

0

1

2

3 S0

4 S1

5 S2

6 S3

7

8

9

Entrada Decimal

Salida BinariaBCD

Codificador Decimal – BCD

15


TIPOS DE CODIFICADORES

Codificación sin prioridadEn los codificadores sin prioridad sólo puede haber una entrada activada en cada momento; en el caso de presentarse más de una entrada activada a la vez, la combinación binaria de salida es errónea, puesto que se superponen los estados de salida.

Codificación con prioridad

Existen los denominados codificadores con prioridad, son los cuales en que sí se pueden encontrarse varias entradas activadas simultáneamente; en este caso, la combinación binaria de salida corresponde con la entrada activada de mayor valor decimal. Por ejemplo, si se activan simultáneamente las entradas 5 y 8, la combinación binaria de salida será 1000 (la del 8). Los circuitos de esta manera resultan algo más complejos, pero con la misma base.


Ing. RAUL HINOJOSA

16


DECODIFICADORES Está diseñado especialmente para la activación de visualizaciones

numéricos (displays) del tipo de siete segmentos, una aplicación muy popular; son los decodificadores excitadores de visualizadores o displays (BCD to 7-segment decoder/driver).

Otros tipos de decodificadores tienen como aplicación fundamental la generación de funciones lógicas, recibiendo también la denominación de demultiplexores, debido a que también permiten realizan la función inversa al multiplexor. Los fabricantes los denominan decoders/demultiplexors.

En principio, se pueden formar dos grupos de decodificadores:ExcitadoresNo excitadores


Ing. RAUL HINOJOSA

17

LOGICA COMBINACIONAL DECODIFICADORES EXCITADORES

En general los decodificadores excitadores permiten el control de cargas externas como LED, relés, displays, etc. Las salidas pueden operar con tensiones y corrientes mayores que las del resto de decodificadores. El modelo más representativo es el de excitación de visualizadores numéricos del tipo de siete segmentos, displays. Los números en código BCD aplicados en la entrada, producen un código de siete salidas que hace que aparezca en el visualizador el número decimal correspondiente al dato BCD de entrada.

En estos CI los fabricantes los denominan BCD to 7-segment decoder/driver. O sea decodificadores con amplificadores de corriente en las salidas (drivers), que pasan de una entrada en código BCD a un código de siete variables (salidas)


Ing. RAUL HINOJOSA

Datos de Entrada Datos de

Salida

74LS47

A3A2A1A0

testRBI

gfedcba

RBO

U4

Decoder BCD – 7 Segmentos

18


DIODOS EMISORES DE LUZ (LED)

La denominación de diodo LED viene de Light Emitting Diode, cuyo significado es diodo emisor de luz.

Son diodos que, dada su construcción física, al polarizarlos directamente emiten una radiación luminosa, o sea, generan luz. Se fabrican basándose en elementos como arseniuro de galio y fósforo. Los colores de luz que, básicamente, generan son: rojo, amarillo y verde. Siendo el color rojo el más usual de todos ellos. No obstante, existen también en otros tonos, así como de radiación no visible (infrarrojos).


Ing. RAUL HINOJOSA

19


Un circuito práctico de activación de un LED se muestra en la Figura 15. Al cerrar el interruptor, el LED se polariza directamente y circula corriente por él, con lo cual emitirá luz (se enciende). La intensidad luminosa que emite depende de la corriente que pase por él; a más corriente, más luz.

ID 0.01A LED


Ing. RAUL HINOJOSA

SW

+V

R

01.0

2

ADA V

ID

VVR

20


Agrupación de diodos LED


Ing. RAUL HINOJOSA

a

f b

e c

g

d

a

g b

d c

Modelo de Display

Katodo Común Anodo Común+V

e gfc dbae gfc dba

21


DISEÑO INTERNO DEL DECODIFICADOR El decodificador es un circuito que recibe n

entrada y produce 2n salidas. Puede verse como un generador de minterminos, puesto que cada salida corresponde a una de las 2n combinaciones de entrada. De todas las salidas, solo se generará un 1 en la salida cuyo subíndice corresponde al código binario de la combinación de entrada.

En la figura se muestra el esquema básico de un decodificador de 2 entradas y 4 salidas, que denominaremos decodificador 2 a 4 (2-a-4 lineas) y la tabla de verdad que muestra el valor de cada una de las salidas en función de las variables de entradas


Ing. RAUL HINOJOSA

SALIDAS

S0

S1

S2

S3

DECOD2 x 4

E N T A R A B D A S

22



Ing. RAUL HINOJOSA

A B S0 S1 S2 S3

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1

23

Implantación de Funciones con Decodificadores

Como se mencionó, un decodificador puede utilizarse para implantar funciones, basta colocar una compuerta OR que tome todas las salidas correspondientes para las cuales la función tiene que valer 1.Veamos esto con un ejemplo:

Implantar con un decodificador 3 x 8 la función


Ing. RAUL HINOJOSA

ZYXXYZZYXYZXZYXF

X Y Z F

0 0 0 1

0 0 1 1

0 1 0 1

0 1 1 1

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 1

Z

Y

X

f

A2

A1

A0

E3

E2

E1

Q7

Q6

Q5

Q4

Q3

Q2

Q1

Q0

24

MULTIPLEXORES

Un multiplexor es un circuito combinacional que selecciona una de 2n entradas y la direcciona hacia una salida. Básicamente es un selector de datos, solo permite que uno de los datos de entrada se direccione hacia la salida.

En la figura a continuación se muestra el esquema básico de un multiplexor de 4 entradas y una salida, que denominaremos multiplexor 4x1 o de forma abreviada MUX 4x1.


Ing. RAUL HINOJOSA

DATOS

E0

E1 MUX

E2 4x1

E3

A B SELECTORES

f

25

Un símil de la función de un multiplexor puede ser, por ejemplo, la del selector de entradas en un amplificador de sonido. La función básica de multiplexado da lugar a diversas aplicaciones, por ejemplo: Selector digital de entradas. Serializador; conversión de datos

en formato paralelo a formato serie. Transmisión multiplexada

(transmisión de diferentes datos a través de las mismas líneas).

Realización de funciones lógicas. El multiplexor se comporta como un

conmutador selector de entradas


Ing. RAUL HINOJOSA

ENTRADAS

SELECCIÓN

SALIDA

26

Si se observa la siguiente tabla de verdad, evaluando la función para las diferentes combinaciones de A y B, se obtendrá en la salida una de las 4 entradas E0, E1, E2, E3.

Las entradas E0, E1, E2, E3 se denominan datos Las entradas A y B se denominan selectores Los multiplexores se encuentran como circuitos integrados en

presentaciones de 2, 4, 8 y 16 entradas.


Ing. RAUL HINOJOSA

A B f

0 0 E0

0 1 E1

1 0 E2

1 1 E3

3210 ABEEBABEAEBAf

SELECTORES

SALIDA

ENTRADAS

B

A

f E2

E3

E1

E0

27

También puede contarse con una señal de "ENABLE". Esto permite habilitar o deshabilitar el multiplexor. Note que si la señal de ENABLE es igual a 1 la salida siempre será 0 y si es igual a 0 se obtendrá la función de salida.

Todo esto se indica claramente en la hoja de especificaciones del CI para cada tipo de multiplexor


Ing. RAUL HINOJOSA

B

A

ENABLE

E0

E0

E0

E0

f

'f

ENTRADAS

28

AMPLIACIÓN DE LA CAPACIDAD DE MULTIPLEXADO

A veces se precisa una capacidad de multiplexado mayor a la de un determinado bloque MSI. Combinando bloques multiplexores se puede obtener la capacidad de multiplexado que interese. Por ejemplo, se puede obtener un sistema multiplexor de 16 canales mediante dos multiplexores de ocho canales y otro de dos canales. Ello se puede realizar utilizando dos CI 74151 y un 74157, según se muestra en la figura 5.18. La variable de selección de más peso, D, se encarga de seleccionar uno de los multiplexores de 8 bits, por medio del multiplexor de dos canales 74157.

29


Ing. RAUL HINOJOSA

01234567

98

1110

12131415

f

D

C

B

A

74LS151

I7I6I5I4I3I2I1I0

ES2S1S0

YYN

74LS157SI1aI0aI1bI0bI1cI0cI1dI0dE

Ya

Yb

Yc

Yd

74LS151

I7I6I5I4I3I2I1I0

ES2S1S0

YYN

30

IMPLANTACIÓN DE FUNCIONES CON MULTIPLEXORES

Para obtener una función con multiplexores se puede seguir este procedimiento sencillo: Con la función determinada se construye una tabla horizontal,

poniendo la variable de datos en un extremo vertical y en el horizontal las variables de entrada.

Si los dos términos mínimos en una columna no están en círculo, aplíquese a la entrada correspondiente en 0 lógico.

Si los dos términos mínimos están en un círculo aplíquese 1 a lógico de entrada.

Si el término mínimo inferior esta encerrado en un círculo y el superior no lo está, aplicarle a la variable de entrada.

Si el término mínimo superior está encerrado en un círculo y el inferior no lo esta, aplicarle la variable negada a la entrada


Ing. RAUL HINOJOSA

31

Ejemplo:

Diseñar un Mux de 4 a 1 que cumpla la siguiente función:f = (A,B,C,) = (1,3,5,6)Se seleccionan 2 variables para el circuito de selección.A Variable de DatoB S1 = Variable de SelecciónC S0 = Variable de Selección


Ing. RAUL HINOJOSA

01AA

I0

I1 MUXI2 4x1I3

S1 S0

B C

fDATOS

SELECTORES

SALIDA

AAA

A I2

A I3

O I0

1 I1

IN

32


Ing. RAUL HINOJOSA

A

Se encierran en un círculo la f = 1

A B C f

A

00001111

00110011

01010101

01010110

I0 I1 I2 I3

A

A

10

54

32

76

0 1 A A

+V

f

I0I1I2I3

S1

C

B

A

S0

33


Ing. RAUL HINOJOSA

I0 I1 I2 I3

C

C

20

31

64

75

C C C C

A B C f

01234567

00001111

00110011

01010101

01010110

B

A

f

S1S0

I0I1

I2

I3

C

Cambiando las variables como:S1 = A = Variables de SelecciónS0 = B = Variables de Selección C = Variable de dato

34

Arreglo de Multiplexores

Se pueden combinar multiplexores entre si para obtener una multiplexación de un gran número de entradas


Ing. RAUL HINOJOSA

SELECTORES

A B

E0

E1

E2

E3

E4

E5

E6

E7

E8

E9

E10

E11

E12

E13

E14

E15

A B C D

0

1 MUX

2 4 x 1

3

S1 S0

0

1 MUX

2 4x1

3

S1 S0

E0

E1

E2

E3

0

1 MUX

2 4x1

3

S1 S0

0

1 MUX

2 4 x 1

3

S1 S0

CD

0

1 MUX

2 4 x 1

3

S1 S0

f

f

E4

E5

E6

E7

E8

E9

E10

E11

E12

E13

E14

E15

MUX

16X1

ENTRADAS

SALIDA

35

DEMULTIPLEXORES

Por definición, los demultiplexores realizan la función contraria a la de los

multiplexores.

Básicamente, se comportan como un selector de salidas.

Tienen una sola entrada de datos cuya información se puede hacer que

aparezcan por una de las diferentes salidas (canales) que tiene, para lo

cual dispone de unas entradas de selección.


Ing. RAUL HINOJOSA

36

En la siguiente figura se muestra la estructura funcional de un demultiplexor de cuatro canales, cuya función realizada es equivalente a la del conmutador de cuatro posiciones que se muestra: selector de salidas


Ing. RAUL HINOJOSA

Y0 Y1 Y2 Y3

S1 S0

Datos de entrada

Selección digital de salidas

Selección mecánica

de las salidas

D

37

CIRCUITO DEMULTIPLEXOR CON EL CI 74139

En la figura se muestra la estructura general normalizada de un demultiplexor de cuatro canales, basado en el decodificador 74139 (utilizado como demultiplexor).


Ing. RAUL HINOJOSA

DEMUX

EN

Selección

A0

A1

D

Datos deEntrada

Y0

Y1

Y2

Y3

Salidas

D A 1 A 0 Y 3 Y 2 Y 1 Y 0

0

1

0

1

0

1

0

1

0

0

0

0

1

1

1

1

0

0

1

1

0

0

1

1

1

1

1

1

1

1

0

1

1

1

1

1

0

1

1

1

1

1

0

1

1

1

1

1

0

1

1

1

1

1

1

1

Y0 = D

Y2 = D

Y1 = D

Y3 = D

Datos Selección Salidas

capitulo iv logica combinacional[1]

Documents