arquitectura risc & cisc y dsp
DESCRIPTION
Arquitectura RISC & CISC y DSP. Integrantes:. Arzola Torijano Hugo Jiménez Rosendo Gabriel López Guarneros Raymundo Mendoza Cabañas Alejandro Muñoz López Magnolia. INTRODUCCION. Veamos primero cual es el significado de los términos CISC y RISC : CISC (complex instruction set computer) . - PowerPoint PPT PresentationTRANSCRIPT
Arquitectura RISC & CISC y DSP
Integrantes:
Arzola Torijano Hugo Jiménez Rosendo Gabriel López Guarneros Raymundo Mendoza Cabañas Alejandro Muñoz López Magnolia
INTRODUCCION
Veamos primero cual es el significado de los términos CISC y RISC:
CISC (complex instruction set computer) . RISC (reduced instruction set computer) .
Los atributos complejo y reducido describen las diferencias entre los dos modelos de arquitectura para microprocesadores
un procesador RISC típico tiene una capacidad de procesamiento de dos a cuatro veces mayor que la de un CISC.
Esto hace suponer que RISC reemplazará al CISC
Para aplicar una determinada arquitectura: condiciones de realización técnica y
sobre todo la rentabilidad. Existían y existen razones de
compatibilidad de estructura compleja.
La meta principal es incrementar el rendimiento del procesador.
Para esto se deben considerar tres áreas principales.
La arquitectura. La tecnología de proceso. El encapsulado.
La tecnología de proceso, se refiere a los materiales y técnicas utilizadas en la fabricación del circuito integrado.
el encapsulado se refiere a cómo se integra un procesador con lo que lo rodea en un sistema funcional.
es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU
ARQUITECTURAS CISC
La microprogramación es una característica importante y esencial de casi todas las arquítecturas CISC.
significa que cada instrucción de máquina es interpretada por un microprograma localizado en una memoria
microprogramación
En los sesentas era la técnica más apropiada permitía desarrollar también procesadores con compatibilidad ascendente.
Las instrucciones compuestas son decodificadas internamente y ejecutadas en una ROM interna.
ARQUITECTURAS RISC
Buscando aumentar la velocidad del procesamiento se descubrió en base a experimentos que, con una determinada arquitectura de base, la ejecución de programas resultaban ser mas eficientes
Debido a un conjunto de instrucciones simplificado, éstas se pueden implantar por hardware directamente en la CPU
a mediados de la década de los setentas, con respecto a la frecuencia de utilización de una instrucción en un CISC y al tiempo para su ejecución, se observó lo siguiente:
20% de las instrucciones ocupa el 80% del tiempo total de ejecución
Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas
Las características de una arquitectura RISC.
siguen tomando el esquema de Von Neumann.
Las instrucciones, aunque con otras características, siguen divididas en tres grupos:
a) Transferencia.b) Operaciones.c) Control de flujo.
Reducción del conjunto de instrucciones Arquitectura del tipo load-store(“Las
únicas instrucciones que tienen acceso a la memoria son 'load' y 'store'; registro a registro ”).
ejecución de instrucciones. Pipeline
El hecho de que la estructura simple de un procesador RISC conduzca a una notable reducción de la superficie del circuito integrado, se aprovecha con frecuencia para ubicar en el mismo, funciones adicionales:
Unidad para el procesamiento aritmético de punto flotante.
Unidad de administración de memoria. Funciones de control de memoria cache. Implantación de un conjunto de registros
múltiples.
La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos.
Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC.
Por otra parte, es necesario considerar también que:
La disponibilidad de memorias. Módulos SRAM. Tecnologías de encapsulado.
Esto ha hecho cambiar, en la segunda mitad de la década de los ochentas, esencialmente las condiciones técnicas para arquítecturas RISC.
Analizar las aplicaciones. Diseñar un bus de datos. Diseñar instrucciones. Agregar nuevas instrucciones sólo si no
hacen más lenta a la máquina. Repetir este proceso para otros
recursos.
PAPEL DE LOS COMPILADORES EN UN SISTEMA RISC
el compilador asume la función de un mediador inteligente entre el programa de aplicación y el microprocesador.
CAPACIDAD DE PROCESAMIENTO DE LOS SISTEMAS DESDE EL PUNTO DE VISTA DEL USUARIO:
Sistema reprogramable. Sistema incluido o dedicado.
DSP
los D.S.P. (Digital Signal Processor) se están convirtiendo en elementos muy comunes en el diseño electrónico.
encontraremos D.S.P. en circuitos relacionados con:
las telecomunicaciones. sistemas de audio. y en algoritmos avanzados de control de
motores
Tarjetas con múltiples puertos serie en servidores para proveedores de acceso a Internet
Compresión de voz en telefonía móvil Filtros complejos de sonido Líneas de retardo Generadores de eco Reconocimiento de señales DTMF Decodificación de canales en telefonía celular
(GSM)
Los D.S.P. son sistemas programables que nos permiten implementar muchos tipos de aplicaciones en función de las posibilidades del sistema
Esta optimización se consigue mediante algunos aspectos principales:
implementación de operaciones por hardware
instrucciones poco comunes que ejecutan varias operaciones en un solo ciclo
modos de direccionamiento especiales memoria de programa ``ancha'', con más
de 8 bits
La ejecución de varias operaciones en un sólo ciclo es posible ya que están implementadas como circuitería adicional y no como código microprogramado en la propia unidad central.
Arquitectura Típica de un D.S.P.
Los D.S.P. abandonan la arquitectura clásica de Von Neumann y apuestan por la denominada ``Arquitectura Hardvard''
En una arquitectura Hardvard existen bloques de memoria físicamente separados para datos y programas.
Con este diseño se consigue acelerar la ejecución de las instrucciones, ya que el sistema puede ejecutar simultáneamente la lectura de datos de la instrucción ``n'' y comenzar a decodificar la instrucción ``n+1'', disminuyendo el tiempo total de ejecución de cada instrucción.
Para ver esto más claro, pensemos en un microprocesador clásico, cuyo ciclo de trabajo es:
leer la posición de memoria apuntada por el contador de programa
decodificar la instrucción ejecutar la instrucción
En la ejecución de la instrucción se dan estos pasos:
leer los datos de memoria operar con ellos dejarlos en la RAM
Normalmente en los D.S.P. se usa una arquitectura Hardvard modificada con 3 buses: uno de programa y dos de datos
La unidad aritmético-lógica de los D.S.P.
Tiene dos unidades las cuales son: La unidad central aritmético - lógica La unidad generadora de direcciones
La unidad central aritmético-lógica se encarga de todos los cálculos, excepto los referentes a direcciones efectivas en direccionamiento indexado
el D.S.P. incorpora una segunda UAL que se encarga solamente de hacer las sumas de la dirección base con el registro índice
Además de las instrucciones aritméticas habituales, la unidad central aritmético-lógica puede realizar operaciones booleanas
un D.S.P. realiza la multiplicación en un solo ciclo ya que incorpora un multiplicador construido a base de puertas lógicas.
Con la llegada de los D.S.P. se abre un nuevo campo para el diseñador de sistemas, ya que podemos implementar sistemas que requieren una gran capacidad de proceso con un coste mucho menor que cualquiera de las soluciones existentes. No obstante, no tenemos que lanzarnos alocadamente a programar D.S.P. para todas las aplicaciones, sino que debemos escoger el sistema más adecuado a nuestras necesidades, aunque ello implique el tener que desarrollar una rutina de multiplicación en ensamblador.
CONCLUSIONES
REFERENCIAS
1. Tanembaum, Andrew S. (1992)"Organización de Computadoras. Un Enfoque Estructurado"Ed. Prentice Hall.
2. Rolf Jurgen B."Del CISC al RISC: Aumento explosivo de la potencia en los microprocesadores"Revista Siemens Año 51 Enero/Marzo 1991. Siemens Aktiengesellschaft. Munich, RFA.
3. Hernández, Luis."¿RISC O CISC?"PC/TIPS BYTE. Año 5 No. 50 Marzo de 1992.
José Ignacio Vega Luna / [email protected] Investigador de la UAM / AzcapotzalcoDCBI / Departamento de Electrónica
Roberto Sánchez González / [email protected] Investigador de la UAM / AzcapotzalcoDCBI / Departamento de Electrónica
Gerardo Salgado Guzmán / [email protected] Investigador de la UAM / AzcapotzalcoDCBI / Departamento de Electrónica
Luis Andrés Sánchez GonzálezHewlett Packard de México
