arqii_06-dsp-2012

7/21/2019 ARQII_06-DSP-2012

1/42

Arquitecturas DSP

Phil Lapsley, Jeff Bier, Amit Shoham, Edward A. Lee

DSP Processor Fundamentals. Architectures and FeaturesIEEE Press 1997

7/21/2019 ARQII_06-DSP-2012

2/42

7/21/2019 ARQII_06-DSP-2012

3/42

Pueden resolverse, en forma econmica, problemas que en el

campo analgico seran muy complicados

!nsensibilidad al entorno !nsensibilidad a la tolerancia de los componentes

Predictibilidad y comportamiento repetitivo "consecuencia de las

dos anteriores#

$eprogramabilidad

Tama%o constante

Arquitecturas DSP

Ventajas de los sistemas

digitales

7/21/2019 ARQII_06-DSP-2012

4/42

&lases de aplicaciones

'mbedded de ba(o costo "celulares, control de motores )D#

Aplicaciones de alta performance "algoritmos demandantes#

P& *ultimedia

Arquitecturas DSP

Principales aplicaciones

Problemas tpicos

Demanda de procesamiento en tiempo real con altas frecuencias

de muestreo *uestreo y generacin de se%ales analgicas

Aplicaciones de ba(o consumo y pobres niveles de se%al

&ompresin de datos en tiempo real

7/21/2019 ARQII_06-DSP-2012

5/42

Arquitecturas DSP


7/21/2019 ARQII_06-DSP-2012

6/42

Arquitecturas DSP


7/21/2019 ARQII_06-DSP-2012

7/42

Arquitecturas DSP


7/21/2019 ARQII_06-DSP-2012

8/42

Tipos de representacin num+rica "punto fi(o versus punto

flotante, precisin#

Algorimo a ser e(ecutado recuencia de mustreo fm necesaria

recuencia de relo( fc del DSP

$elacin fc/fm "cantidad de -ard.are disponible#

Arquitecturas DSP

Consideraciones iniciales

7/21/2019 ARQII_06-DSP-2012

9/42

Algoritmos tpicos de procesamiento digital

Convolucin de secuencias discretas

7/21/2019 ARQII_06-DSP-2012

10/42


DFT, FFT

7/21/2019 ARQII_06-DSP-2012

11/42

a operacin tpica de los algoritmos mas frecuentemente utili0ados en

Procesamiento Digital de Se%ales es la suma de productos. os

Procesadores Digitales de Se%al est1n optimi0ados para reali0ar estas

operaciones en la forma mas eficiente 'sto tiene implicancias directas

en la arquitectura fsica del procesador, y en el modelo deprogramacin asociado


Suma de productos

2na forma de acelerar su e(ecucin podra ser acceder

simult1neamente a los operandos y al cdigo de operacin Para ello

es necesario disponer de bancos de memoria separados para datos e

instrucciones

7/21/2019 ARQII_06-DSP-2012

12/42

's inmediato ver que la sumatoria representa un la0o Si este tipo de

c1lculo es el mas frecuente, puede brindarse soporte -ard.are para

reali0ar la0os cortos mas r1pido 'n algunos caso, por e(emplo para

implementar eficientemente la T, se brinda como modo de

direccionamiento el bit3reversalSi consideramos que en y4i5 se acumulan los resultados parciales de

la sumatoria, el c1lculo se mapea bien en una arquitectura de tipo

acumulador Por otra parte, si la mayor parte del tiempo el

procesador estar1 reali0ando la0os de este tipo, es ra0onable que el

multiplicador y el s-ifter se encuentren cableados directamente en elcamino de datos "favorecer el caso mas frecuente#, y que e6ista una

instruccin *A& "multiply and accumulate# que reali0a la

multiplicacin de dos registros y suma el resultado al acumulador

'sto evidentemente va en detrimento de otro tipo de programas7 los

DSP no son procesadores de propsito general


Suma de productos

7/21/2019 ARQII_06-DSP-2012

13/42

Representacin numrica38 Punto fi(o 439,:95 vs punto flotante

Aritmtica38 Datapat- incluye acumulador, s-ifter normali0ador,

saturacin y redondeo

Sistema de memoria38 )arvard, multiple access Acceso a los datos38 A;2 "address generation unit# y modos de

direccionamiento especiales "circular, bit reversed#

Control38 Set de instrucciones especiali0ado "*A&, loop, etc#


Impacto en la arquitectura

!ncluyen segmentacinprofunda, caractersticas superescalaresy VLIW

&ompiladores "

7/21/2019 ARQII_06-DSP-2012

14/42

Arquitectura de DSP

peraciones aritm!ticas " el

datapat#

7/21/2019 ARQII_06-DSP-2012

15/42

os procesadores de punto fijo son los mas baratos y, comparativamente los

mas r1pidos Sin embargo, son los que mas inconvenientes acarrean al

programador, ya que +ste debe tener en consideracin su menor rango

dinmico 'n un procesador de punto fi(o los n

7/21/2019 ARQII_06-DSP-2012

16/42

$epresentacin 'ntera =inaria

7/21/2019 ARQII_06-DSP-2012

17/42

$epresentacin raccional

7/21/2019 ARQII_06-DSP-2012

18/42

$epresentacin raccional

'n la representacin fraccional, los nn bits en el acumulador para e6presar el producto de dos

nB bits C Acumulador de ?@ bits ">B:>B:#

DSPE@>7 registros de F> bits C Acumulador de E@ bits "F>:F>:F>#

7/21/2019 ARQII_06-DSP-2012

19/42

$epresentacin en punto flotante

7/21/2019 ARQII_06-DSP-2012

20/42

$ango Din1mico

's la relacin entre el mayor y el menor n bits

'n representacin de punto fi(o, el nGG3F9 y el nGG3F9 'l cociente es apro6imadamente >9? e:E, lo que

representa unos 9Hdb

'n representacin de punto flotante ">B bits de mantisa y de e6ponente#, el

n

7/21/2019 ARQII_06-DSP-2012

21/42

Datapat- tpico

en punto fi(o

7/21/2019 ARQII_06-DSP-2012

22/42

*ultiplicacin entera

7/21/2019 ARQII_06-DSP-2012

23/42

*ultiplicacin en punto fi(o

7/21/2019 ARQII_06-DSP-2012

24/42

Arquitectura de DSP

Su$sistema de memoria

7/21/2019 ARQII_06-DSP-2012

25/42

Arquitectura de DSP

%odos de direccionamiento

9 !ndirecto via registro con post decremento

7/21/2019 ARQII_06-DSP-2012

26/42

> Acceso a IbuffersJ circulares Direccionamiento Imdulo nJ

Arquitectura de DSP


7/21/2019 ARQII_06-DSP-2012

27/42

F Direccionamiento Ibit reversalJ

Arquitectura de DSP


7/21/2019 ARQII_06-DSP-2012

28/42

)ard.are loops y *A&

Arquitectura de DSP

Control

7/21/2019 ARQII_06-DSP-2012

29/42

*otorola DSP?@

7/21/2019 ARQII_06-DSP-2012

30/42

Alu de datos ?@

7/21/2019 ARQII_06-DSP-2012

31/42

*odelo de programacin ?@

7/21/2019 ARQII_06-DSP-2012

32/42

$egistros de datos ?@

7/21/2019 ARQII_06-DSP-2012

33/42

Alu de direcciones "A;2# ?@

7/21/2019 ARQII_06-DSP-2012

34/42

2nidad de &ontrol ?@

7/21/2019 ARQII_06-DSP-2012

35/42

Arquitectura de DSP

Instrucciones paralelas

7/21/2019 ARQII_06-DSP-2012

36/42

Te6as T*SF>&@>66

7/21/2019 ARQII_06-DSP-2012

37/42

)bridos DSP/*icrocontrolador

7/21/2019 ARQII_06-DSP-2012

38/42

&omparacin de performance

2no de los algoritmos m1s utili0ados el el filtro !$ "finite impulseresponse# 38 *A&

yKL6b

67 vector of input data

b7 filter coefficients

7/21/2019 ARQII_06-DSP-2012

39/42


Cycle counts for FIR filter

7/21/2019 ARQII_06-DSP-2012

40/42


Execution times for FIR filter

7/21/2019 ARQII_06-DSP-2012

41/42


Program memory usage for FIR filter

7/21/2019 ARQII_06-DSP-2012

42/42

=TD!marM>>

-ttp7//...bdticom/$esources/=enc-marM$esults/=DT!marM>

Ner ppt
http://www.bdti.com/Resources/BenchmarkResults/BDTImark2000http://www.bdti.com/Resources/BenchmarkResults/BDTImark2000

arqii_06-dsp-2012

Documents