análisis de un amplificador operacional

UNIVERSIDAD INDUSTRIAL DE SANTANDERESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE TELECOMUNICACIONES

Perfecta Combinación entre Energía e Intelecto

I. INTRODUCCION

Sin duda alguna el dispositivo que causo la revolución de la electrónica fue el transistor. A principio de siglo XX se tenían avances de la electrónica que eran sorprendentes, como lo fue la primera computadora, la cual a pesar de ser lo último en tecnología presentaba alto costo y por ende poca accesibilidad, además de otros defectos como su tamaño y poca velocidad. Pero fue con el descubrimiento del transistor que se pudieron superar estos inconvenientes y llegar a lo que es hoy en día la electrónica. Debido a esto es importante para los futuros ingenieros Electrónicos, que conozcan muy bien su funcionamiento, ventajas y desventajas,

características y las herramientas que existen para agilizar el análisis de estos dispositivos.

La ingeniería electrónica en este momento maneja en la tecnología MOS un sin numero de aplicaciones en la parte análoga como la digital; el relacionarnos con esta tecnología conociendo sus ventajas y desventajas así como sus limitaciones genera un conocimiento que facilita la implementación de las aplicaciones que se requieran a partir de esta tecnología.

En el siguiente trabajo se analiza la implementación de un par diferencial con cascodo plegado el cual se utiliza en la Ing. Electrónica para implementar un sin número de aplicaciones.

Figura 1

II. PROCEDIMIENTO

El circuito de la figura 1 es implementado en el siguiente análisis, consta de un amplificador de cascodo plegado CMOS el cual se desarrollara evaluando cada una de sus respectivas etapas.

Etapa par diferencial:Los transistores M1 y M2 forman el par diferencial, a este se aplicaran las diferentes señales de entrada: modo diferencial, modo común y DC, el cual ayudara a la eliminación del ruido de estas.

Amplificador Cascodo:Los transistores M3 y M4 junto con M1 y M2 forman un cascodo plegado, el cual se implementa para aumentar la ganancia.

Espejo de corriente para el amplificador cascodo:Los transistores M7, M8, M9, M10 se implementan para establecer una fuente de corriente de cascodo para la polarización del circuito, a su vez actúa como carga activa permitiendo aumentar la ganancia.

Proyecto: “Análisis De Un Amplificador Operacional CMOS De Cascado Doblado”

Erwin Leonardo Higuera Muñoz 2041860, Freddy Alexander Bermúdez Rivera 2041911, Leonardo Guerrero Ayala 2041901, Jorge Alberto Rodríguez Castro 2041908

Presentado a: Jaime Barrero



Carga Activa:Los transistores M5 y M6 están configurados como fuente de corriente simple actuando como carga activa para el par diferencial.

Voltaje constante:Los transistores Mb1, Mb2 y Mb3 conectados como diodo son utilizados en el circuito para establecer un voltaje constante y permitir que los transistores que actúan como carga activa copien su corriente.

Las corrientes de referencia:Para establecer en el circuito las corrientes se emplea un voltaje de DC en serie con una resistencia conectada al drenaje de cada transistor como diodo Mb1, Mb2, Mb3.

1.1 Caracterización del transistor NMOS

1.1.1 Configuración para realizar la estimación de los parámetros de un transistor NMOS:

+

-Vr

Id

+

-Vg

+

-Vdd

M1NMOS

R11k

Figura 2.

1.1.2 La obtención de los parámetros de los transistores se hace mediante métodos matemáticos experimentales.

Primero para encontrar Vt se implementa el circuito de la figura 1, manteniendo constante Vds=8v y variando el voltaje Vgs y midiendo la corriente del transistor indirectamente por medio de la resistencia R1 de 1K mediante la ley de ohm, se obtienen los siguientes datos presentados en la tabla 1:

VDS = 8 [V]

Vgs[V] Id[mA] Vgs[V] Id[mA]

0.0892 0 3.7020 2.7350

0.1484 0 3.8950 3.2020

0.2143 0 3.9800 3.4050

0.7310 0 4.1600 3.9030 0.9117 0 4.2800 4.2000

1.3740 0 4.4000 4.5600

1.4710 0 4.6100 5.1800

1.5890 0.0090 4.7700 5.6600

1.7300 0.0326 4.9300 6.1500

1.8500 0.0676 5.0100 6.4000

1.9600 0.1153 5.1400 6.8200

2.0770 0.1825 5.2700 7.2500

2.1540 0.2372 5.3800 7.5900

2.2790 0.3404 5.4700 7.9100

2.3220 0.3804 5.6000 8.3500

2.4100 0.4680 5.9100 9.4700

2.5310 0.6040 6.1400 10.3100

2.7050 0.8350 6.3600 11.1300

2.8430 1.0400 6.5700 11.9300

2.9380 1.1920 6.7900 12.7900

3.1140 1.4980 6.9400 13.4100

3.2840 1.8240 7.2100 14.4900

3.3570 1.9730 7.5100 15.6500

3.5650 2.4200 7.8000 16.8100

Tabla1.

Así se crear la grafica Vgs vs Id mostrada en la figura 3 con los datos de la tabla anterior

0 2 4 6 80

2

4

6

8

10

12

14

16

18

X: 1.471Y: 0

Vgs [V]

Id [m

A]

Id vs Vgs Para un Vds =8V

Figura 3.

De la figura 3, se observa que Vt=1.471 V, el punto en el cual la corriente empieza a ser significativa.

Por la ecuación de saturación para el transistor NMOS se tiene que:

Id=0.5Kn’(W/L)(Vgs-Vt)2.

Despejando



0.5Kn’(W/L)=Id/(Vgs-Vt)2

Para hallar el valor de Kn’(W/L) se emplea esta ultima ecuación y se calcula su valor para cada pareja de datos de la tabla 1 (Id,Vgs) y luego se realiza un promedio de todos estos resultados.

K= ID./(( VGS -1.471)2); K=0.5Kn’(W/L)Luego del promedio de los resultados:K = 5.1082e-004 entoncesKn’(W/L)= 1.0216 (mA/V2)

Ahora se varia Vdd con incrementos de aproximadamente 0,3V, dejando Vgs constante. Simultáneamente, se mide el voltaje VR entre los termínales de la resistencia de 1K y la corriente que fluye a través del transistor, estos datos se muestran en la tabla 2.

VGS = 2 [V]

VDS ID(mA) VDS ID(mA) 0.0859 0.0655 0.6710 0.1191

0.0997 0.0729 1.0000 0.1210

0.1282 0.0860 1.3300 0.1222

0.1968 0.1050 1.9000 0.1240

0.2266 0.1093 2.3500 0.1252

0.3037 0.1145 2.8830 0.1266

0.3600 0.1158 3.1600 0.1272

0.4040 0.1167 4.9000 0.1300

0.4600 0.1173 5.0000 0.1290

Tabla 2.

Con los datos de la tabla 2 se obtiene la grafica VDS vs ID, mostrada en la figura 4.

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 50.06

0.08

0.1

0.12

0.14

0.16

0.18

0.2

Vds [V]

Id [

mA

]

Id vs Vds para un Vgs = 2 [V]

Figura 4.

De la figura 4 se realiza una regresión lineal para el intervalo de valores de 0.671<Vds <5 [V] para encontrar el punto de corte con VDS y hallar VA.De lo cual se obtiene

Id = 2.2506u*Vds + 119.1u

Ahora para Vgs=3.5 V, se repite el procedimiento anterior, los datos se registran en la tabla 3.

VGS = 3.5 [V]

VDS ID(mA) VDS ID(mA) 0.0737 0.2755 0.8200 1.8880

0.0982 0.3637 0.9100 1.9480

0.1100 0.4040 1.1140 2.0260

0.1400 0.5070 1.3690 2.0660

0.2006 0.7020 1.4110 2.0710

0.2388 0.8190 1.5790 2.0860

0.2817 0.9430 1.7210 2.0960

0.3141 1.0300 1.9230 2.1690

0.3478 1.1180 2.3610 2.1320

0.3890 1.2190 2.8290 2.1520

0.4150 1.2790 2.5030 2.1760

0.4590 1.3750 4.0000 2.1920

0.5340 1.5210 5.0200 2.2190

0.6300 1.6780

0.7090 1.7800

Tabla 3.

Con los datos de la tabla 3 se obtiene la grafica VDS vs ID, mostrada en la figura 5.

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 50

0.5

1

1.5

2

2.5

3

Vds [V]

Id [

mA

]

Id vs Vds para un Vgs = 3.5 [V]

Figura 5.

De la figura 5 se realiza una regresión lineal para el intervalo de valores de 0.91<Vds <5.02 [V]De lo cual se obtiene:

Id = 44.144u*Vds + 0.002021



Las regresiones lineales son:

Id = 2.2506u*Vds + 119.1u para vgs = 2VId = 44.144u*Vds + 0.002021 para vgs = 3.5V

Solucionando estas regresiones para Id=0 se obtiene el Voltaje de early VAPara Vgs =2V VA = 52.9VPara Vgs = 3.5 VA = 45.78V

Promediando se obtiene el voltaje de early para el transistor NMOS

VA = 49.34 VY dado que λ = 1/VA λ = 0.02026

1.2 Caracterización transistor PMOS.

1.2.1 Configuración para realizar la estimación de los parámetros de un transistor PMOS:

0

V 3

F R E Q = 1 kV A M P L = 1 0 0 mV O F F = 0

M 1

p p M O SV 1

1 5 V d c

V 25 V d c

0

R 31 k

Figura 6.

1.2.2 La oobtención de los parámetros de los transistores se hace mediante métodos matemáticos experimentales.

Ahora para encontrar Vt del transistor P-MOS se implementa el circuito de la figura 6, manteniendo constante Vsd=7v, variando el voltaje Vsg y midiendo la corriente del transistor indirectamente por medio de la resistencia R3 de 1K mediante la ley de ohm, estos datos son registrados en la tabla 4.

VSD = 7 [V]

Vsg[V] ID(mA) Vsg[V] ID(mA)

1.0790 0 3.1840 2.0800

1.1220 0.0002 3.3250 2.3300

1.3170 0.0100 3.4230 2.5100

1.3870 0.0227 3.5750 2.8100

1.4280 0.0335 3.6770 3.0100

1.5410 0.0750 3.7120 3.0800

1.6950 0.1600 4.0300 3.7300

1.8440 0.2650 4.3000 4.3300

1.8830 0.3020 4.5700 4.9300

1.9880 0.3880 4.8000 5.4700

2.0100 0.4180 5.0900 6.1600

2.0990 0.5090 5.4600 7.0800

2.2440 0.6720 5.7500 7.7900

2.3330 0.8400 6.0400 8.5600

2.5070 1.0080 6.3300 9.3100

2.6760 1.2500 6.6300 10.1200

2.6140 1.1600 7.1600 11.5500

2.8160 1.4680 7.9000 13.5600

2.9420 1.6710

3.0730 1.8900

Tabla 4.

Los datos de la tabla 4 se emplean para crear la grafica Vgs vs Id mostrada en la figura 7.

1 2 3 4 5 6 7 80

2

4

6

8

10

12

14|Vgs| vs |Id| con |Vds|=7

|Vgs| [V]

|Id| [

mA

]

Figura 7.

De la gráfica, se obtiene que Vt = - 1.24 V

Por la ecuación de saturación para el transistor PMOS se tiene que:

Id=0.5Kp’(W/L)(Vsg-Vt)2.

Despejando

0.5Kp’(W/L)=Id/(Vsg-Vt)2

Para hallar el valor de Kp’(W/L) se emplea esta ultima ecuación y se calcula su valor para cada pareja de



datos de la tabla 4 (Id,Vsg) y luego se realiza un promedio de todos estos resultados.

K= ID./(( VSG -1.24)2)Luego del promedio de los resultados:

K =6.1596e-004 entonces Kp’(W/L)= 1.2319 (mA/V2)

Ahora se varia Vdd con incrementos de aproximadamente 0,3V, dejando Vsg constante. Simultáneamente, se mide el voltaje Vr entre los termínales de la resistencia de 1K y la corriente que fluye a través del transistor. Estos datos son registrados en la tabla 5.

VSG = 2 [V]

VSD ID(mA) VSD ID(mA) 0.1205 0.0822 1.2170 0.2863

0.1592 0.1102 1.2950 0.2895

0.2420 0.1465 1.3160 0.2904

0.3073 0.1742 1.3970 0.2935

0.3492 0.1894 1.5690 0.3000

0.5190 0.2330 1.6860 0.3041

0.7680 0.2625 2.0880 0.3176

0.8540 0.2684 3.0060 0.3451

0.9760 0.2751 3.9900 0.3725

1.1580 0.2838 5.0300 0.4000

Tabla 5.

Con los datos de la tabla 5 se obtiene la grafica VSD vs ID, mostrada en la figura 8.

0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 50

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

Vsd [V]

Id [

mA

]

Id vs Vsd para un Vsg = 2 [V]

Figura 8.

De la figura 8 se realiza una regresión lineal para el intervalo de valores de 0.971<Vsd <5.03 [V]De lo cual se obtiene

Id = 30.445u*Vsd + 250.44u

Ahora para Vsg = 5V se repite el procedimiento anterior y se registran los datos en la tabla 6.

VSG = 5 [V]

VSD ID(mA) VSD ID(mA) 0.0230 0.0629 1.6080 3.4980

0.1066 0.2960 1.7150 3.6600

0.2060 0.5640 1.9280 3.9570

0.3127 0.8420 2.1220 4.1900

0.3960 1.0520 2.4910 4.5700

0.4940 1.2940 2.9100 4.9000

0.6120 1.5770 3.5600 5.2300

0.7660 1.9240 3.9240 5.3800

0.8830 2.1760 4.3500 5.5100

1.0060 2.4300 5.0200 5.6900

1.1260 2.6670 5.4700 5.8000

1.2700 2.9360 6.0400 5.9200

1.3800 3.1310 7.1700 6.1600

1.4930 3.3190 7.7500 6.2600

Tabla 6.

Con los datos de la tabla 6 se obtiene la grafica de la figura 9

0 1 2 3 4 5 6 70

2

4

6

8

10

Vsd [V]

Id [

mA

]

Id vs Vsd para un Vsg = 5 [V]

Figura 9.

De esta grafica se realiza una regresión lineal para el intervalo de valores de 2.12<Vsd <7.75 [V]De lo cual se obtiene Id = 336.39u*Vsd + 0.003865

Las regresiones lineales :Id = 30.445u*Vsd + 250.44u para vsg = 2VId = 336.39u*Vsd + 0.003865para vsg = 5V

Solucionando estas regresiones para Id = 0 se obtiene el Voltaje de early VAPara Vsg =2V VA = 8VPara Vsg = 5V VA = 11.48V



Promediando se obtiene el voltaje de early para el PMOS

VA = 9.74 VY dado que λ = 1/VA λ = 0.102

2.1 Análisis en DC:

Para este análisis suponemos todos los transistores en saturación y las relaciones de aspecto de todos los transistores iguales.

En la distribución de las corrientes se aplica la ecuación de saturación despreciando la modulación de canal λ. Las corrientes de referencia están dadas por:

El transistor M11 copia la corriente de Mb1 ya que tiene el mismo voltaje de overdriver formando un espejo de corriente simple, esto sucede también para el espejo de corriente formado por los transistores M5 y M6 los cuales copian la corriente de Mb2 y finalmente los transistores M9 y M10 copian la corriente de Mb3. Sus corrientes están dadas por:

Considerando que el par diferencial es perfectamente coincidente, las corrientes de M1 y M2 serán la mitad de la corriente de M11. Estas corrientes son entonces:

Por último aplicando leyes de kirchhoff en el nodo X y Y se obtiene que las corrientes de M3,7 y M4,8 son iguales a:

2.1.1 Rango de entrada en modo común:

El valor mínimo del rango de entrada está determinado por valor mínimo que puede tener el transistor M11 como se observa en la siguiente ecuación

Por otra parte, el valor máximo se establece por la condición de que M1 debe estar siempre en saturación quedando la siguiente ecuación:

2.1.2 Rango de salida en modo común:

La excursión de la salida está limitada en la rama superior por los transistores M4 ,M6 para obtener el máximo y por la rama inferior con los transistores M8 y M10 para obtener el mínimo, y como resultado se tiene:

2.2 Análisis en pequeña señal:

Los valores asignados a los parámetros del transistor fueron encontrados a partir de la caracterización del circuito integrado CD4007C. Se debe tener en cuenta que los valores de voltaje umbral, la capacitancia de oxido y la proporción dimensional del transistor varia ampliamente entre dispositivos que tiene el mismo tamaño y tipo. Dicha variación es grande en circuitos integrados, sobre todo entre dispositivos fabricados en diferentes lotes de obleas. Para este caso se considerara una variación de la relación de aspecto que causa una variación en la transconductancia del par diferencial.

2.2.1 Ganancia Diferencial:



Considerando que la falta de coincidencia en el circuito, debida a la variación de los parámetros del transistor, produce un efecto insignificante en la ganancia diferencial, se hará el análisis para el circuito de la figura 10, el cual representa una simplificación del amplificador operacional de cascado doblado.

0

R b 1

Vout1

0

Vin1 M 3p p m o s

M 2

n n M O S M 4p p m o sVin2

R c 1

M 1

n n M O S

0

R c 2

0

Vout2

R b 2

Figura 10.

Debido a la entrada diferencial y despreciando la variación de los parámetros se puede aplicar medio par diferencial ya que existe tierra virtual por simetría.

De igual forma se resuelve para la otra mitad del circuito y se obtiene

La ganancia diferencia es definida como

Si los parámetros del son iguales

2.2.2 Ganancia de modo común:

Si se consideran todos los parámetros del transistor iguales se tiene una ganancia en modo común de cero. Pero debido a que existe una variación de la relación de aspecto que a su vez produce una variación de gm, se obtiene una ganancia diferente de cero. Para facilitar los cálculos se obtiene la ganancia total por etapas: la primera etapa consiste en un par diferencial con variación de gm y la segunda etapa es un amplificador de compuerta común.

La primera etapa puede ser interpretada por medio de desarrollo de circuito mostrado en la figura 11



R b 1

Vy

0

Vin1

M 2

n n M O SVin2

R a

M 1

n n M O S

0

Vx

R b 2

Figura 11.

La transconductancia de los transistores M1 y M2 es:

Ahora se encuentra el equivalente de Rb1 y Rb2:

Empleando la ecuación para la salida de un par diferencial con una variación de gm:

Y su diferencia es:

La segunda etapa se analiza por medio de la figura 12.

0

Vout1

Vy

M 3p p m o s

M 4p p m o s

R c 1R c 2

0

Vout2

Vx

Figura 12.

Empleando la ecuación para la salida de un amplificador compuerta común:

Como se consideran los parámetros de M4 y M3

iguales la salida diferencial es:

2.3 Relación de rechazo en modo común:



2.4 Simulación en Orcad:

2.4.1 Diseño del circuito:

Se presenta un diseño del circuito para el cual se desea obtener una ganancia 2000 diferencial. El voltaje Vdd=5v y la corriente Iref1=100uA e Iref2=120uA. Todos los transistores de canal N tiene iguales parámetros y todos los transistores canal P también.Kn(W/L)=1.0261mA/v2

Kp(W/L)=1.231mA/v2

λ n=0.02026v-1

λ p=0.102v-1

Vtn=1.471vVtp=-1.24v

Analizando la polarización del circuito y suponiendo que todos los transistores están en saturación se encuentran las corrientes por cada rama del circuito despreciando λ.

Se procede entonces a encontrar los voltajes de overdrive para todos los transistores:

Para los transistores N

Para los transistores P

El voltaje de entrada en modo común está determinado por:

El Vicm escogido es el valor medio de su rango, es decir:

Vicm= 4.127v

El voltaje de compuerta de M3,4 y M7,8 es un voltaje de DC que afecta el voltaje overdrive de dichos transistores, produciendo a su vez una variación significativa en el rango de excursión de salida en el de modo común:

El valor escogido para Vpol1 y Vpol2 es el valor medio de su rango, es decir:

Vpol1= 1.7vVpol2= 3.3v

Comprobación de saturación para los transistores:

Para M11:VDS11≥0.4415

VG1=4.1271Vov1=0.3122= VGS1-Vtn => VGS1= 1.7832Vs1=VDS11=2.3439V

Para M1 y M2:VDS1,2≥0.3122

Vpol1= 1.7 3.95Vov4,3=0.3372=VSG3,4-1.24 => VSG4,3=1.5772vVS4,3=VD1,2=3.2772 VDS1,2=0.9337

Para M5 y M6:VDS5,6≤-0.4415



VD5,6= 3.2772VS5,6=5VDS5,6=-1.7228

Para M9 y M10:VDS9,10≥0.3694

Vpol2=3.3 Vov7,8=0.3694= VGS7,8 - VtN => VGS7,8=1.8404VS7= VDS9,10=1.8404

El rango de salida esta dado por la siguiente ecuación

2.2398<VoutSE<4.2213

Si quiero que el voltaje de salida asimétrico sea 2.5

Para M7 y M8:VDS7,8≥0.3694

Voutse=2.5VDS7,8=2.5-1.8404=0.6596

Para M3 y M4:VDS3,4≤-0.3372

VDS3,4=2.5-3.2772=-0.7772

Para encontrar la ganancia diferencial se calcularon los siguientes parámetros con los datos obtenidos en el análisis de DC:

ro1=987.166KΩgm1=320.328uA/vgm3=415.138ua/vro3=140.056kΩgm7=379.017uA/vro7=705.119kΩ

ro9=705.119kΩRc=188.482MΩRb=ro5=81.699kΩro11=493.58KΩ

Avd=1395v/v

2.4.2 Simulación en orcad:

Empleando el circuito de la figura 13, se realizo la simulación con el transistor CD4007 de canal N y P de tecnología CMOS.

En la simulación se comparara los resultados obtenidos con los datos de diseño.El simulador de Spice proporciona la usuario una opción de modelos MOSFET. Entre los parámetros correspondientes del modelo Spice (cuyos valores son proporcionados por el fabricante del semiconductor) se incluye uno llamado LEVEL(nivel), que selecciona el modelo de MOSFET que abra de usar el simulador. Aunque el valor de este parámetro no siempre es indicativo de exactitud ni de la complejidad del modelo MOSFET correspondiente, LEVEL=1 corresponde al modelo mas simple de primer orden que está basado en las ecuaciones MOSFET de la ley de los cuadrados.[1] Tomado de Sedra y

Smith, Microelectronica, capitulo 4.

En la figura 14 se muestra el voltaje de entrada diferencial y la salida diferencial, en la cual se puede observa que la ganancia es de Avd=1914v/v.



V 5

F R E Q = 1 kV A M P L = -2 0 0 uV O F F = 4 . 1 2 7

A C = -2 0 0 u

R 24 5 . 1 3 7 4 7 9 6 4 k

M 1 0

V 43 . 1 5

V in 2 0

M 4

R 3

3 0 . 8 7 5 1 0 7 2 9 k

V 15 V d c

M 3

0

V o u t 2

V 6

F R E Q = 1 kV A M P L = 2 0 0 uV O F F = 4 . 1 2 7

A C = 2 0 0 u

V 31 . 9

0

M 8

M 9

V o u t 1

M 1 1M b 1

M b 2

M 1

M 5

M 7

V 25 V d c

R 1

2 7 . 6 5 3 7 7 7 9 1 k

M b 3

M 2

V in 10

M 6

Figura 13.

Time

0s 0.5ms 1.0ms 1.5ms 2.0ms 2.5ms 3.0ms 3.5ms 4.0msV(VOUT1,VOUT2)

-1.0V

0V

1.0V

SEL>>

Salida

(1.2529m,765.775m)

V(VIN1) - V(VIN2)-500uV

0V

500uV

(1.2529m,400.066u)

Entrada

Figura 14.

Comparando con el diseño y la simulación se obtuvo una ganancia mayor para el análisis en Spice. En el circuito de la figura 13 se puede observar que el voltaje de para los transistores M3,4 y M7,8 es diferente al de diseño, esto se debe a que los valores de diseño arrojan una respuesta no deseada debido que estos transistores no se encuentran en saturación, causando una variación considerable en las transconductancias y produciendo una ganancia diferente.

En la figura 15 se obtienen los resultados de la simulación para todos los transistores MOSFET.



Figura 15.

En la figura 16 se puede observar la respuesta de la ganancia diferencial en función de la frecuencia para el LEVEL=1; se puede ver que esta no se afecta por la frecuencia para esta aproximación.

Frequency

0Hz 10GHz 20GHz 30GHz 40GHz 50GHz 60GHz 70GHz 80GHz 90GHz 100GHz(V(VOUT1)) - V(VOUT2) / (V(VIN1)) - V(VIN2)

0.8KV

1.2KV

1.6KV

2.0KV

2.4KV

2.8KV

3.2KV

Ganancia

(44.322G,1.9142K)

Figura 16.

En la figura 17 se muestra el circuito equivalente para encontrar la impedancia de salida; teóricamente se obtuvo una Zout=8.57MΩ. En la figura 18 se muestra la grafica de la impedancia de salida.



M 2

M 9

V 43 . 1 5

M 4

M 1 1

V in 2 0

M b 3

M 6

V 25 V d c

M 1n n M O S

V 6

F R E Q = 1 kV A M P L = 0V O F F = 4 . 1 2 7

A C = 0

0

R 1

2 7 . 6 5 3 7 7 7 9 1 k

V o u t 2

V 5

F R E Q = 1 kV A M P L = 0V O F F = 4 . 1 2 7

A C = 0

V 9

F R E Q = 1V A M P L = 1V O F F = 0A C = 1

M b 1

M 3

M b 2

0

V 15 V d c

M 8

M 1 0

V o u t 1R 3

3 0 . 8 7 5 1 0 7 2 9 k M 7

V 31 . 9

M 5

V in 1

R 24 5 . 1 3 7 4 7 9 6 4 k

0

Figura 17.

Frequency

0Hz 10GHz 20GHz 30GHz 40GHz 50GHz 60GHz 70GHz 80GHz 90GHz 100GHzV(V9:+) / I(V9)

2M

4M

6M

8M

10M

Impedancia de salida

(44.522G,6.0290M)

Figura 18.

2.7 Simulación en Microwind:

Usando el software Microwind 3 y con una tecnología de construcción CMOS de 90nm 6 Metal Cooper se realizo la construcción del amplificador



operacional CMOS de cascado doblado.

Microwind 3 usa el siguiente modelo para los transistores MOS

Tabla 7

Donde ε0 = 8.85 10-12 F/m is the absolute permittivityεr = relative permittivity, equal to 3.9 in the case of SiO2 (no unit)

Con los siguientes parametros definidos

Parameter Definition Typical Value 0.12µm NMOS PMOS

VTO Theshold voltage 0.4V -0.4VU0 Carrier mobility 0.06m2/

V-s0.02m2/V-s

TOX Gate oxide thickness 2nm 2nmPHI Surface potential at

strong inversion0.3V 0.3V

GAMMA Bulk threshold parameter

0.4 V0.5 0.4 V0.5

W MOS channel width 1µm 1µmL MOS channel length 0.12µm 0.12µm

Tabla 8

Tomando estos parámetros establecidos por Microwind, la tecnología usada que establece una L=0.1um y en base a los cálculos realizados experimentalmente de los parámetros de los transistores calculamos W

De la ecuación

Para el transistor NMOS (Kn’(W/L)= 1.0216 (mA/V2)) se obtiene W = 0.05919um

Para el transistor PMOS (Kp’(W/L)= 1.2319 (mA/V2)) se obtiene W = 0.15862um

Teniendo como resultado el diseño:

Figura 19Esquema en microwind de un transistor n-mos

(izquierda) y un p-mos (derecha)

Debido a que el diseño que se implementa en Microwind no se puede realizar completamente igual al implementado teóricamente y en orcad, se debe realizar nuevamente un diseño partiendo que por los transistores recorre la misma corriente, pero tomando los parámetros que en Microwind no se

pueden modificar tan fácilmente, como es el caso del voltaje umbral, que para los transistores n y p diseñados en Microwind son 2.8 V y -3.8 V respectivamente. Con estos voltajes umbrales se obtiene:

R1 = 42,775 KhomsR2 = 35,321 Khoms R3 = 62,140 Khoms

Los voltajes de polarización v1 y v8 son 2.3 V y 1 V respectivamente; y la entrada de dc de modo común en el par son de 1.5V. Estos valores fueron calculados análogamente a los hallados teóricamente y en orcad pero con los valores de voltaje umbral mencionados anteriormente.

Ya con el diseño listo, se procede a realizar el montaje en Microwind, teniendo en cuenta la separación entre los conectores y transistores. El diseño ya montado se observa en la siguiente gráfica:

Mode Condition Expression for the current Ids

CUT-OFF Vgs<0 Ids = 0LINEAR Vds<Vgs-

Vt

SATURATED Vds>Vgs-Vt



Figura 20Diseño y montaje del amplificador diferencial en Microwind



Figura 21Vista en 3D del diseño del amplificador diferencial

Se aplica las señales ~clock y ~~clock al par diferencial, que forman una onda cuadrada de entrada en modo diferencial que varia desde -0,2 V hasta 0,2 V periódicamente, junto con una entrada en modo de común de 1,5 V, como se muestra en la figura No 22. La señal de salida del amplificador se observa en la figura 22 como s1 y s2, que haciendo la diferencia entre las 2 se obtiene una onda del mismo periodo a la de entrada con una amplitud que varia desde -5 V hasta 5 V. Por lo tanto el amplificador creado en Microwind tiene una

ganancia de 25V/V. Como se puede observar, esta es la ganancia mas pequeña que se a obtenido, y esto se debe a que en Microwind, los transistores trabajan de manera muy aproximada a la realidad, teniendo en cuenta las capacitancias, inductancias y resistencias internas de cada uno junto con la resistencia que tiene cada conector; que consume potencia y bajan considerablemente la eficiencia del amplificador, ya que cambian el valor de la carga y nos hace diferir con los datos hallados teóricamente.

.



Figura 22Simulación en microwind,

Señales de entrada al amplificador ~clock y ~~clockSeñales de salida del amplificador s1 y s4

III. CONCLUSIONES

1. Dentro del marco de trabajo de Microwind 3 los parámetros Kn o Kp son invariantes dentro de la tecnología de 90nm de construcción por lo cual a la hora de caracterizar el transistor por medio de estos parámetros solo se puede hacer haciendo juego con la relación de aspecto y dado que la longitud del transistor es característica de la tecnología en este caso .1um solo se puede variar con el ancho de este (W).

2. La tecnología de construcción del transistor define sobre el diseño una serie de pautas o reglas a seguir respecto a varios factores dentro del diseño del circuito general como son: Ancho del conductor de contacto, el

tamaño de los contactos eléctricos entre capas de metales, separación entre conductores anexos, distancias entre sustratos N para la construcción consecutiva de PMOS y área de contacto metal-contacto.

3. La implementación del diseño calculado teóricamente y aplicado en Orcad no obtuvo los mismos resultados al implementarlos en Microwind, las salidas no concordaban y también se observaban transistores en corte, se deduce que esta diferencia en comportamientos respecto al mostrado teóricamente y simulado en Orcad se debe a que el modelado por microwind tiene mucho que ver la distribución de los elementos dentro del diseño como es su distancia entre transistores, entre conductores y contactores



lo cual se considera que a niveles de frecuencia se generan capacitancias parasitas las cuales implican la generación de impedancias que posiblemente des balancean el diseño afectando el rango ya sea de entrada o de salida y a los otros elementos que forman el diseño.

4. Para el análisis en DC se debe tener en cuenta que los datos obtenidos en el análisis teórico pueden tener variaciones significativas comparadas los datos que se que se puedan obtener al implementar este circuito en un laboratorio, en estos se ve afectada la ganancia sea diferencial o de modo común.

5. Para la ganancia en modo común se utilizo una variación en la relación de aspecto generando con esto un desbalance en la transconductancia, se debe recordar que en un MOS la variación en la transconductancia también es afectada por el voltaje de umbral.

6. En la fase de polarización se trato de encontrar un punto, en el cual se generara la mayor excursión a la salida y a su vez una ganancial elevada esto debido a que la señal de salida esta superpuesta al voltaje de DC este punto es limitado por la operación en el límite de los transistores en la etapa de salida.

IV. BIBLIOGRAFIA

1. SEDRA, A & SMITH, K. Circuitos Microelectrónicas. Cuarta Edición

2. OrCAD PsPice A/D Reference Manual Copyright 1998.

3. Behzad Razavi, Desing of analog CMOS integrated circuits.

4. Paul Gray,Analisys and desing of analog integrated circuits.

5. Amplificador Cmos en configuración fuente común tomado de la web http://.tauro.unex.es/vaguiti/DISE-N-O_ELECTRONICO/Dcse_1/amplificador_form.doc

análisis de un amplificador operacional

Documents