introducción a los circuitos secuenciales - primer semestre de...

Introducción a los Circuitos Secuenciales

Por:

Carlos A. Fajardo

cafajar@uis.edu.co

UIS - Sistemas Digitales Actualizado Agosto de 2013

Circuitos Secuenciales

Son circuitos digitales con memoria. Su salida es función de la entrada y del estado actual. Los circuitos secuenciales pueden ser: Asíncronos: Cambian su estado de forma inmediata como resultado de variaciones en las entradas.

Síncronos: Cambian su estado en instantes de tiempo discretos bajo el control de una señal de reloj.

LATCHES

Circuitos Secuenciales Asíncronos

UIS - Sistemas Digitales

Latch S-R (Set - Reset)

R S Q Q'

0 0 NC NC

0 1 1 1

1 0 0 0

1 1 0 0

Latch S’-R’(Activo en Bajo)

S' R' Q Q’

0 0 1 1

0 1 1 0

1 0 0 1

1 1 NC NC

Latch S-R con habilitación

T. Característica

C S R Q Q'

0 x x NC NC

1 0 0 NC NC

1 0 1 0 1

1 1 0 1 0

1 1 1 0 0

Latch D

T. Característica

D Q Q'

0 0 1

1 1 0

Flip - Flops Circuitos Secuenciales Síncronos

UIS - Sistemas Digitales

Circuitos Secuenciales Síncronos

• Los cambios ocurren “al mismo tiempo”.

• Su funcionamiento está dirigido o sincronizado por una señal de reloj.

UIS - Sistemas Digitales

Flanco Negativo o de

Bajada (1 0)

Circuito Detector de Flanco

Flanco Positivo o de

Subida (0 1)

CLK CLK CLK*

____

CLK CLK CLK*

____

Flip - Flops

• Un flip – flop es un latche con habilitación y detector de flanco.

UIS - Sistemas Digitales

CLK

Tipos de Flip - Flops

Flip Flop D

UIS - Sistemas Digitales

S Q

R Q’

D

Flip Flop J K

UIS - Sistemas Digitales

S Q

R Q’

J

K

Flip Flop Tipo T

Sistemas Digitales Profesor: Carlos Fajardo 15

D Q

Registro

clk

T

0

1

Determine las formas de onda de Q y Q’

Determine las formas de onda de Q

Flip-Flop tipo D

Flip Flop J-K

Entradas de Pre-Set y Reset

D Q Pre-Set

Reset

Clk Las entradas de

Pre-set y Reset

Pueden ser Síncronas

o Asíncronas.

Entradas de Reset

D Q

R

Clk Las entradas de

Reset (R) Pueden ser

Síncronas

o Asíncronas.

Entradas de Reset

D Q

R

Clk

Flip Flip D (Reset Síncrono)

D Q

Clk R

D

‘0’

Flip Flip D (Reset Síncrono)

D Q

Clk R

D

‘0’ D Q

R

Clk

Flip Flip D (Reset Asíncrono)

Flip – Flop tipo de con Enable y Reset.

D Q

Clk

E

Flip Flop con Enable

UIS - Sistemas Digitales

D Q

Clk E

D

Flip Flop con Enable

UIS - Sistemas Digitales

D Q

Clk E

D D Q

Clk

E

Flip – Flop de varios bits (Registro)

D Q

Reset

Clk

E

8 8

Tiempos importantes

– Retardos de propagación

– Tiempos de establecimiento: –Tiempo de establecimiento, setup time, ts

–Tiempo de mantenimiento, hold time, th

– Frecuencia máxima de reloj

UIS - Sistemas Digitales

Quiz

UIS - Sistemas Digitales

Par

Impar

fin UIS - Sistemas Digitales