actividad 1 - unidad 1 sena plc 1

ACTIVIDAD 1

1. Consulta

Compuerta NAND: Es la negacion de la compuerta AND, es comoconectar un inversor a la salida de AND, que entrega una salida bajacuando todas sus entradas son altas y una salida alta cuando todassus entradas son bajas.

Tabla

A B X0 0 11 0 10 1 11 1 0

Simbolo

Ecuacion y expresion boolena

Compuerta NOR: Es la negacion de la compuerta OR, se haconectado un inversor a la salida de la compuerta OR quecomplementa su salida.

Tabla

A B X0 0 11 0 00 1 01 1 0

Simbolo

Ecuacion y expresion booleana

Compuerta XOR: Es conocida tambien como compuera ORdenominada como la compuerta comparadora.

Tabla

A B X0 0 01 0 10 1 11 1 0

Simbolo

Ecuacion y expresion boolena

Compuerta XNOR: Es conocida tambien como compuera NORexclusiva. Opera opuestamente a la compuerta NOR, entregandouna salida baja cuando una de sus entradas es baja y la otra es altay una salida alta cuando sus entradas son ambas altas o ambasbajas.

Esta caracteristica la hace ideal para su utilizacion como verificadorde igual en comparadores y otros circuitos.

Tabla

A B X0 0 11 0 00 1 01 1 1

Simbolo

Ecuacion y expresion boolena

Considero que este tipo de compuertas son bastante utiles para simplificaralgunas de las representaciones que son muuy grandes y la diferencia conlas compuertas estudiadas son: la union y la simplificacion, que permitenser complementarias entre ellas, ademas de sus expresiones propias.

2. Tabla de verdad del diagrama en esquema de contactos

I0.1 I0.2 I0.3 I0.4 I0.5 Q0.00 0 0 0 0 00 0 0 0 1 10 0 0 1 0 00 0 0 1 1 00 0 1 0 0 00 0 1 0 1 00 0 1 1 0 00 0 1 1 1 00 1 0 0 0 00 1 0 0 1 10 1 0 1 0 00 1 0 1 1 00 1 1 0 0 00 1 1 0 1 00 1 1 1 0 00 1 1 1 1 0

I0.1 I0.2 I0.3 I0.4 I0.5 Q0.01 0 0 0 0 01 0 0 0 1 11 0 0 1 0 01 0 0 1 1 01 0 1 0 0 01 0 1 0 1 01 0 1 1 0 01 0 1 1 1 01 1 0 0 0 11 1 0 0 1 11 1 0 1 0 01 1 0 1 1 01 1 1 0 0 01 1 1 0 1 01 1 1 1 0 01 1 1 1 1 0

3. Tabla de verdad del esquema de compuertas

4. XOR o OR exclusiva

Tenemos a continuacion la implementacion de un circuito con interruptores,que simula el comportamiento de una compuerta XOR o OR exclusiva.

A B A’ B’ A’B’ AB Z= A’B’+ AB0 0 1 1 1 0 10 1 1 0 0 0 01 0 0 1 0 0 01 1 0 0 0 1 1

5. Representacion grafica