alejandro peidro palanca director: josep rius vázquez noviembre 2001

63
T T écnicas écnicas experimentales para la experimentales para la medida de la medida de la corriente, energía y corriente, energía y potencia consumida por potencia consumida por un CI CMOS. un CI CMOS. Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Upload: cain-petersen

Post on 03-Jan-2016

38 views

Category:

Documents


1 download

DESCRIPTION

T écnicas experimentales para la medida de la corriente, energía y potencia consumida por un CI CMOS. Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001. Sumario. Motivación y objetivos Métodos de medida Diseño y construcción de la placa de medida Circuitos analizados - PowerPoint PPT Presentation

TRANSCRIPT

Page 1: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

TTécnicas experimentales para la écnicas experimentales para la medida de la corriente, energía y medida de la corriente, energía y potencia consumida por un CI potencia consumida por un CI CMOS.CMOS.

Alejandro Peidro Palanca

Director: Josep Rius Vázquez

Noviembre 2001

Page 2: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 3: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

MotivaciónMotivación

Importancia de la medida del consumo de CI CMOS

Existencia de varios métodos experimentales de medida

Necesidad de establecer un criterio objetivo que justifique la elección de cada método

Page 4: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

ObjetivosObjetivos

Obtener el consumo de dos CI mediante los diferentes métodos de medida

Comparación de los resultados obtenidos para poder evaluar la bonanza de los métodos

Page 5: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 6: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Métodos de medidaMétodos de medida

Determinación de iDD(t) Dificultad de medir la corriente consumida por un CI CMOS

Medida del consumo para periodos largos– Método del amperímetro

Medida del consumo para periodos cortos– Método de la resistencia– Método del condensador– Método de la sonda de corriente

Page 7: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Método del amperímetroMétodo del amperímetro

Medida del valor medio P = VVDD . IDD

Método fiable y simple de lectura directa

Pequeña perturbación Imposibilidad de

determinar el consumo en una transición simple de las entradas

Page 8: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Método de la resistenciaMétodo de la resistencia Medida de la caída de tensión media

con un osciloscopio .

Perturbación controlada Es posible determinar el consumo

asociado a una transición en las entradas

Calibración correcta de R Efecto de los diodos de protección,

capacidades internas y de desacoplo

22

DDDD

DD

V

V

V

V

R

VP

Page 9: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Método del condensadorMétodo del condensador

Medida de la tensión VVDD con un osciloscopio

.

Perturbación controlada Es posible determinar el consumo

asociado a una transición en las entradas

Calibración correcta de CDD

Efecto diodos de protección, EMI, inyección de carga

2

2 221

DDDD

DDDD VV

VV

VCE

Page 10: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Método de la sonda de corrienteMétodo de la sonda de corriente

Adquisición de la componente transitoria de la corriente

Insensibilidad de la componente DC y bajas frecuencias

Page 11: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 12: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Diseño y construcción de la placa Diseño y construcción de la placa de medidade medida

MÓDULO INTERMEDIO

MÓDULODE TENSIÓN

MÓDULO DECONTROL

MÓDULOSELECTOR

+12V

Control

Interruptor

RESET

C. EXT.

INT.

Medida

Consumo

+12 V

-12 V

+5 V

Page 13: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa de medida: Módulo Placa de medida: Módulo ControlControl

MICROCONTROLADOR

PIC16C711

MICROINTERR.

CONTROL_PMOS

CONTROL_TG

CONTROL INY_TG

CONTROL EXT.

OSC.

RESET

Vvdd

TOFF

CONTROL_PMOS

CONTROL_TG

CONTROL_INY_TG

1

TREP

3

Control del interruptor en función de los microinterruptores y del control externo para el método del condensador

TMED

2

Page 14: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa de medida: Módulo Placa de medida: Módulo ControlControl Esquema Toff (us) Tmed (us) T rep (us)

INTERRUPTOR 0

INTERRUPTOR 1

INTERRUPTOR 2

INTERRUPTOR 3

INTERRUPTOR 4 4 80 6INTERRUPTOR 5 6 90 8INTERRUPTOR 6 6 100 8INTERRUPTOR 7 8 110 10INTERRUPTOR 8 8 120 10INTERRUPTOR 9 10 130 12

INTERRUPTOR 10 10 140 12INTERRUPTOR 11 12 150 14INTERRUPTOR 12 12 160 14INTERRUPTOR 13 14 170 16

INTERRUPTOR 14

INTERRUPTOR 15SE UTILIZA PARA SINCRONIZAR EL INTERRUPTOR CON EL MULTIPLICADOR PARA EL MÉTODO DEL

CONDENSADOR

SE UTILIZA PARA SINCRONIZAR EL INTERRUPTOR CON EL ARM7TDMI PARA EL MÉTODO DEL

CONDENSADOR (CDD=2 uF)

INTERRUPTOR CERRADO

SE UTILIZA PARA SINCRONIZAR EL INTERRUPTOR CON EL ARM7TDMI PARA EL MÉTODO DEL

CONDENSADOR (CDD=15 uF)

SE UTILIZA PARA MEDIR EL VALOR DEL

CONDENSADOR USADO CON EL ARM7TDMI (CDD)

PARA EL MÉTODO DEL CONDENSADOR

SE UTILIZA PARA MEDIR EL VALOR DEL CONDENSADOR USADO CON EL MULTIPLICADOR

(CDD) PARA EL MÉTODO DEL CONDENSADOR, Y

PARA OTROS EXPERIMENTOS.

1 2 3 4

1 2 3 4

1 2 3 4

1 2 3 4

2 3 41

Page 15: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa medida: MPlaca medida: Móódulo intermediodulo intermedio

VgCONTROL_PMOS

CCPMOS

CONTROL_INY_TG

CCTG

CONTROL_TG

VVDD

D

S

PMOS

VDD

D

S

TG

Acondicionamiento de las señales de control que gobiernan el interruptor para el método del condensador

Page 16: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa de medida: Módulo selectorPlaca de medida: Módulo selector

J5 J4 J8J11J4: R.

J5: Amp. y SC.

J8,J11: C.

Page 17: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa medida: Esquema eléctricoPlaca medida: Esquema eléctrico

VC1

J10 B2S1 2

J13 B2S1 2

0

VCC

0

Vdd

R110k

U2A

74HC05

1 27

14

R51k

C420p

J12 B2S1 2

0

Control_4

C6

0.1uR12

10k

Control_PMOS

Vg

R627

12V

Vvdd

J6

B2S

1 2

0

Cgpmos

VC1

VC2

U2C

74HC05

5 6

C1510u

C110n

VC2

C910u

Cdd

0

VCC

C230.01u

SW2SW PUSHBUTTON

R22

1k

U1Si9435DY

123

45678

SSS

GDDDD

VCC

R31k

5V

Vdd

U14PIC16C71C

16

15

4

3

145

171812

678910111213

OSCIN

OSCOUT

MCLR

RA4/TOCKI

VD

DV

SS

RA0/AN0RA1/AN1RA2/AN2

RA3/AN3/VREF

RB0/INTRB1RB2RB3RB4RB5RB6RB7

J5B2S

12

R927

Vvdd

U4 555C

1

3567

8

24

GND

OUTPUTCONTROLTHRESHOLDDISCHARGE

VCCTRIGGERRESET

R1310k

VCC

Reset

U5ICL7660S

1

3

5

8

2467

BOOST

GN

D

VOUT

+VCC

CAP+CAP-LVOSC

C131n

Vvdd

J7

B2S

1 2

J16VCC chip

1

UPC-DEE PFC Alejandro Peidro Palanca

0

Control_TG

R1127

R203.9k

J14GND Chip

1

VCC

VCC

Vvdd

0

VCC

Control_2

R219k

U10LM7805C/TO220

1 3

2

IN OUT

GN

D

VCC

C1010u

Esquematico

Control_3

J11 B2S

1 2

Control_2

A

1 1Wednesday, March 21, 2001

Title

Size Document Number Rev

Date: Sheet of

VC1

C71n

0

0

0

Control_Inyeccion_TG

U2D

74HC05

9 8

X1

QZS10MEG

VC1

R10

RESISTOR DIP 4

12345

678

0

Control_4

C520p

Control_3

Ccpmos

R827

VCC

0

TemporizacionControl_1

J4 B2S12

0

Control_1

C1410u

0

J9 B2S1 2

J15

B2S

1 2

C121n

0

Cctg

0

U2E

74HC05

11 10

R41k

R210k

U2B

74HC05

3 4

714

U2F

74HC05

13 12

U9DG401DJ

1

2

34567

8

15

10

16

9

13

11 14 12

D1

NC

NCNCNCNCNC

D2

IN1

IN2

S1

S2

GN

D

V+ V- VL

D2

D1N4002

R727

VCC

C30.1u

SW1

SW DIP-4

1234

8765

C111n

J8B2S

12

12V

0

0

-12V

Conector tensión externa

Módulo de tensión

Mód

ulo

de c

ontr

ol

Mód

ulo

inte

rmed

io

Módulo selector

Control externo Conectores

Page 18: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa de medida: LayoutPlaca de medida: Layout

Microinterr.PI16C711

Jumpers

Page 19: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 20: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Circuitos analizadosCircuitos analizados

Microprocesador ARM7TDMI de 32 bitsMultiplicador de Guild de 8x8 bits

Page 21: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Microprocesador ARM7TDMIMicroprocesador ARM7TDMIAT91EB01

AT91R40807

Page 22: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Circuitos analizadosCircuitos analizados

Microprocesador ARM7TDMI de 32 bitsMultiplicador de Guild de 8x8 bits

Page 23: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Multiplicador de GuildMultiplicador de Guild

Relación entre la profundidad lógica-consumo

Diferentes granularidades (1, 2, 4, 8, 15)

Necesidad de una placa de acondicionamiento

Page 24: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa del multiplicadorPlaca del multiplicador

MÓDULO CLR

MÓDULO INTERRUPTORES

MULTIPLICADOR

MÓDULOCLK

CLK

PLACA ACONDICIONAMIENTO JUMPERS

LFSR

RELOJ EXTERNO

CK

Page 25: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa multiplicador: Módulo CLKPlaca multiplicador: Módulo CLK

SELECCIÓN

CLK

CK

CK/4

CK/8

CK/16

CK/2

CLR

DIVISORMUX

Page 26: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa multiplicador: Módulo LFSRPlaca multiplicador: Módulo LFSR

LFSR

XOR

CLR

CLK

Page 27: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa multiplicador: Módulo Placa multiplicador: Módulo interruptoresinterruptores

S2(MSB)

S1 S0(LSB)

1 2 543 876

‘1’

‘0’

AL MÓDULO CLK

gra1 gra2 gra8gra4 gra15

AL MULTIPLICADOR

Page 28: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa multiplicador: JumpersPlaca multiplicador: Jumpers

VVDD

VDD

J7

J6

J9

J8PWR_PY

PWR_CO

Page 29: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa multiplicador: Placa multiplicador: Funcionamiento generalFuncionamiento general

CS15

CS8

CS4

CS2

CS1CS1

CS2

CS4

CS8

CS15

CKCK

=1

=4

=2

=15

=8

INPUT DATA /16

OUTPUT DATA /16

DATAPATH + REG. SEG.

BUFFERS

REGISTROS E/S

Page 30: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa multiplicador: Esquema eléctricoPlaca multiplicador: Esquema eléctrico

GND

GND

ina3

ck/2

inb3

J6 B2S1 2

GND

out(5)

VCC

C7

100u

74HC86

12

1311

GND

ina5

out(12)

J3

B2S

1 2

J8 B2S1 2

S2

GND

ck

inb1

gra4

ina3

J5VCC chip

1

ck/4

gra1

J11

CON32A

135791113151719212325272931

2468

101214161820222426283032

out(0

)

GND

ina1

S0

gra8

ina4

out(0)

out(4)

gra2

ina6

GND

out(2

)

SW2

SW PUSHBUTTON

R210k

VvddU2

74HC164

714

1

2

8

345610111213

9GN

DVC

C

A

B

CLK

QAQBQCQDQEQFQGQH

CLR

inb6

ina7

out(8)

ina1

out(7)

out(1

)

out(11)

out(5)

CLK

Q4

2N2222A/ZTX

GND

R31k

VCC

inb2

out(1

4)

U4A

74HC86

1

23

out(7)

GND

U3

74HC164

714

1

2

8

345610111213

9GN

DVC

C

A

B

CLK

QAQBQCQDQEQFQGQH

CLR

GND

ina0

C20.1u

GND

VCC

gra1

ina7

R910k

inb1

inb3

ck/16

inb5

out(6)

R4

10k

GND

inb5

U1

mult8GPR

2728293031323334353637383940414243

44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60

26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10

6867666564636261

987654321

N.C.N.C.N.C.N.C.ina(6)ina(7)inb(0)inb(1)inb(2)pwr_coinb(3)inb(4)inb(5)inb(6)inb(7)N.C.N.C.

N.C.

N.C.

ck gra1

6gr

a8gr

a4gr

a2gr

a1gn

d_co

gnd_

pyou

t(15)

out(1

4)ou

t(13)

out(1

2)N.

C.N.

C.N.

C.

N.C.

N.C.

ina(

5)in

a(4)

ina(

3)in

a(2)

ina(

1)in

a(0)

gnd_

cogn

d_py

out(0

)ou

t(1)

out(2

)ou

t(3)

N.C.

N.C.

N.C.

pwr_pyout(8)out(9)

out(10)out(11)

N.C.N.C.N.C.

N.C.N.C.N.C.

out(4)out(5)out(6)out(7)

pwr_pypwr_co

ina2

VCC

GND

out(1

2)

out(15)

U6

74HCT163

3456

710

291

1413121115

168

ABCD

ENPENTCLKLOADCLR

QAQBQCQD

RCO

VCC

GND

R510k

inb7

VCC

C11u

GND

GND

J1BNC

2

1

GND

CLR

gra8

out(10)

VCC

out(8)

out(2)

ina6

GND

pwr_py

out(1

5)

R7

1k

<Doc>

MULTIPLICADOR

A

1 1Thursday, May 31, 2001

Title

Size Document Number Rev

Date: Sheet of

VCC

ina0

out(3

)

C60.1u

pwr_py

pwr_co

SW1

SW DIP-8

12345678

161514131211109

C30.1u

S1

pwr_co

GND

out(3)

J7 B2S1 2

gra2

VCC

ck/8

CLR

R6

100k

inb4

U4C

74HC86

9

108

C80.1u

C4

0.1u

gra1

6

out(14)

ina4

J4GND Chip

1

VCC

out(9)

out(13)

S0

VCC C5

1nVCC

out(10)

inb6

out(4)

VCC

ina2

inb0

inb7

out(1

3)

inb4

pwr_co

S2

VCC

inb0

Q1

2N2222A/ZTX

S1

ina5

out(6)

CLK

gra16

U4B

74HC86

4

56

147

J9

B2S

1 2

out(9)

gra4

pwr_py

ck

inb2

CLR

GND

out(1)

U57

1110

9

6

168

543

151

141312

2

G

ABC

W

VCC

GND

YD0D1

D4D3

D5D6D7

D2

Vvdd

out(11)

R1

RESISTOR DIP 8

1 2 3 4 5 6 7 8910111213141516

DU

LO

IN

TE

RR

UP

TO

RE

SM

UL

TIP

LIC

AD

OR SALIDAS

MÓDULO CLK

LFSR

MÓDULO CLR

CONECTORES

JUM

PE

RS

Page 31: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Placa multiplicador: LayoutPlaca multiplicador: Layout

CO

NE

CT

OR

ES

JUM

PE

RS

MÓDULO INTERRUPTORES

MULTIPLICADOR

SAL

IDA

S

PULSADOR DE CLEAR

SEÑAL RELOJ EXTERNO

Page 32: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Circuitos analizadosCircuitos analizados

Microprocesador ARM7TDMI de 32 bitsMultiplicador de Guild de 8x8 bits

Page 33: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 34: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Diagrama de tensiones ARM7TDMIDiagrama de tensiones ARM7TDMI

RE

G

(+5V)

ARM7TDMI

VVDDVVDD

RE

G

GND

+8,5V

VDDVDD

+3,3V

GND

FUENTE

EXTERNA

+12V

GND

GN

D

PLACA EVALUACIÓN

PLACA MEDIDA

M

GND Vcc (+5V)

Page 35: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

PLACA DE EVALUACIÓN

ARM7TDMI

Montaje experimental: ARM7TDMIMontaje experimental: ARM7TDMI

R11R9R8R7R6J4

+12 V

GND

J14J6

J

PLACA DE MEDIDA

f32f4 f8 f16

F

T

J5

CDD

J10

TG

U9

J8 J11

PIC 16C711U14

RESET

SW2

U1PMOS

SW1

PUERTO SERIE+8.5 V

Page 36: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Fotografía del acoploFotografía del acoplo

Page 37: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

AMPERÍMETRO

J14J6

+12 V

GND

PLACA DE MEDIDA

J5

PLACA DE EVALUACIÓN

J

T ARM7TDMI

f32f4 f8 f16

+8.5 V

CDD

+ 13.8596 mA

ARM7TDMI: Método AmperímetroARM7TDMI: Método Amperímetro

F

PUERTO SERIE

Page 38: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

OSCILOSCOPIO

ARM7TDMI: Método ResistenciaARM7TDMI: Método Resistencia

R11R9R8R7R6J4 J14J6

+12 V

GND

PLACA DE EVALUACIÓN

J

ARM7TDMI

PLACA DE MEDIDA

f32f4 f8 f16

F

T

J8

PUERTO SERIE+8.5 V

J5

CANAL 2+-

CANAL 1 CANAL 3

PC

BUS GPIB

Red ethernet

Page 39: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Obtención.viObtención.vi

Page 40: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Imágenes método RImágenes método R

0V

VVDD,

T

T

V

V, E, P

Page 41: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

OSCILOSCOPIO

ARM7TDMI: Método CondensadorARM7TDMI: Método Condensador

J14J6

+12 V

GND

PLACA DE EVALUACIÓN

J

ARM7TDMI

+12 V)GND (0V

VVDD

VDD

VCC (+5 V)

trigger

PLACA DE MEDIDA

f32f4 f8 f16

F

T

CDD

J10

TG

U9

J8 J11

PIC 16C711U14

RESET

SW2

U1PMOS

SW1

PUERTO SERIE+8.5 V

CANAL 1

Page 42: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Imágenes Método CondensadorImágenes Método Condensador

Tiempo de abertura es la duración del programa

C14 (Tántalo)

C2 (SMD) Tiempo de abertura

fijo (42,40 s)

VDD

T

T

V

V, E, PVDD,

Page 43: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

ARM7TDMI: Método Sonda ARM7TDMI: Método Sonda CorrienteCorriente

Componente continua no queda reflejada

Picos de tensión redondeados

Page 44: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

FUENTE

EXTERNA

+12VGND

MUL

PLACA MULTIPLICADOR

PLACA MEDIDA

Diagrama tensiones MultiplicadorDiagrama tensiones Multiplicador

M

RE

G

VVDD VVDD

GND

ELECTRÓNiC

A

VDDVDD

GNDVCC (+5V)

Page 45: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Montaje experimental: Montaje experimental: MultiplicadorMultiplicador

Measuring Board

Multiplier Board

J16

J14

J6

SW1

J11J9

J6

J7

J8

CDD

VC1

SW2reset

J5

J4

J8

J11

out(0)

gnd

SW11

2

3

4

J10

CK

Page 46: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Fotografía del acoploFotografía del acoplo

Page 47: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Measuring Board

Multiplier Board

J16

J14

J6

SW1

J11J9

J6

J7

J8

CDD

VC1

SW2reset

J5

J4

J8

J11

SW11

2

3

4

J10

CK

Multiplicador: Método AmperímetroMultiplicador: Método Amperímetro

AMPERÍMETRO

+ 13.8596 mA

AN

ALI

ZAD

OR

LÓG

ICO

Page 48: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Measuring Board

Multiplier Board

J16

J14

J6

SW1

J11J9

J6

J7

J8

CDD

VC1

SW2reset

J5

J4

J8

J11

out(0)

gnd

SW11

2

3

4

J10

CK

Multiplicador: Método ResistenciaMultiplicador: Método ResistenciaOSCILOSCOPIO

AN

ALI

ZAD

OR

LÓG

ICO

+-

CANAL 1

Page 49: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Measuring Board

Multiplier Board

J16

J14

J6

SW1

J11J9

J6

J7

J8

CDD

VC1

SW2reset

J5

J4

J8

J11

OSCILOSCOPIO

Multiplicador: Método CondensadorMultiplicador: Método Condensador

out(0)

gnd

SW11

2

3

4

CK

J10

CANAL 1

Page 50: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

VDD

Imágenes Método CondensadorImágenes Método Condensador 2 1

V

T=51,4S

1916 17 18 20 21

22

CK

Caída de tensión asociada a 5 multiplicaciones

f=100KHz, =15, CORE

Vi

Superposición caída de tensión asociada a 4 conjuntos de 25 multiplicaciones

f=500KHz, =15, CORE

SE HA LOGRADO IDENTIFICAR EL CONSUMO LIGADO AL PRODUCTO QUE LO PRODUCE

Page 51: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Imágenes Método CondensadorImágenes Método Condensador

Consumo del reloj a f=200KHz, a las diferentes granularidades, CORE

V15

V1

V2

V4

V8

Page 52: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Multiplicador: Método Sonda Multiplicador: Método Sonda CorrienteCorriente

NO SE PUDO OBTENER MEDIDAS DEL CONSUMO

Page 53: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 54: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Resultados Experimentales Resultados Experimentales ARM7TDMI: Método R Vs. AARM7TDMI: Método R Vs. A

CORRECCIÓN POTENCIAS

020406080

100120140

0 20 40

f (MHz)

Po

ten

cia

(mW

)

P AMP. (mW)

P R1 corr(mW)

P R5 corr(mW)

Linear (P AMP.(mW))

Linear (P R1corr (mW))

Linear (P R5corr (mW))

Método de referencia: AMPERÍMETRO.

Error máximo entre medidas: 3,26%

ERROR R1 (%)f4 f8 f16 f32

PROGRAMA 1 3.77 0.64 2.65 1.48PROGRAMA 2 4.29 2.62 5.41 5.05PROGRAMA 3 0.22 0.89 5.62 6.04

ERROR R5 (%)f4 f8 f16 f32

PROGRAMA 1 11.39 9.24 8.25 7.24PROGRAMA 2 8.82 8.37 6.86 6.74PROGRAMA 3 11.05 10.26 6.72 5.92

COMPARACIÓN POTENCIAS R-A

020406080

100120140

0 20 40

f (MHz)

Po

ten

cia

(mW

)

P AMP. (mW)

P R1 (mW)

P R5 (mW)

Linear (P AMP.(mW))

Linear (P R1(mW))

Linear (P R5(mW))

Page 55: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Método de referencia: Amperímetro

Resultados Experimentales Resultados Experimentales ARM7TDMI: Método C Vs. AARM7TDMI: Método C Vs. A

COMPARACIÓN POTENCIAS C-A

0

20

40

60

80

100

120

140

0 10 20 30 40

f (MHz)

Po

ten

cia

(mW

)

P AMP. (mW)

P C2 (mW)

P C14 (mW)

Linear (P AMP.(mW))

Linear (P C2 (mW))

Linear (P C14 (mW))

Error elevado: Corrección como en el caso de la resistencia

ERROR C2 (%)f4 f8 f16

PROGRAMA1 15.00 14.33 6.55PROGRAMA2 19.50 12.90 6.94PROGRAMA3 15.36 10.72 6.49

ERROR C14 (%)f4 f8 f16 f32

PROGRAMA1 6.62 7.15 7.49 9.07PROGRAMA2 9.36 8.83 6.68 3.58

Page 56: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Resultados Experimentales Resultados Experimentales multiplicador: Método A Vs. Cmultiplicador: Método A Vs. C

COMPARACIÓN CONSUMO DEL RELOJ C-A

0,0000

0,0002

0,0004

0,0006

0,0008

0 2 4 6 8 10 12 14 16

granularidad

Po

ten

cia

(W

)

A-200KHz (W)

C-200KHz (W)

CONSUMO CORE (Método Amperímetro)

0

0,05

0,1

0 2 4 6 8 10 12 14 16

granular idad

1MHz

2MHz

4MHz

8MHz

15MHz

CONSUM O CK + DATA PATH

Pot

enci

a (W

)

granularidad

f=100KHzError=4,29%f=500KHzError=11,71%

granularidad ERROR (%)15 5,788 6,414 6,362 5,891 8,14

Page 57: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 58: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

ConclusionesConclusiones

Se han ensayado y comparado las diferentes técnicas experimentales de medida mediante la medida del consumo de dos CI

Se ha evaluado el mérito relativo y se ha establecido un criterio objetivo para la elección de cada uno de ellos

La metodología utilizada es completamente general y aplicable a cualquier CI si están disponibles las herramientas correspondientes

Page 59: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

ConclusionesConclusiones

AMPERÍMETRO MÉTODO R MÉTODO CSONDA DE

CORRIENTE

Secuencia simple de patrones de entradas

NO SÍ SÍ SÍ

Uso de capacidades de desacoplo

BUENO MALO BUENO MALO

Media de IDD LA MEJOR BUENA BUENA NO

Precisión ALTA BUENA BUENA -

Perturbación del comportamiento del

circuitoPEQUEÑA CONTROLADA CONTROLADA CONTROLADA

Page 60: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

ConclusionesConclusiones

Limitaciones:Para el multiplicador no se pueden

generar secuencias pseudoaleatórias de f > 15MHz

No se ha podido obtener el consumo del multiplicador para el método de la resistencia ni sonda de corriente

Page 61: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

ConclusionesConclusiones

Mejoras: Obtención del consumo de programas

cargados en memoria interna del ARM7TDMI

Obtención del consumo del ARM7TDMI para el método de la sonda de corriente

Automatizar el proceso de obtención de datos para cada uno de los métodos de medida analizados

Page 62: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

SumarioSumario

Motivación y objetivos Métodos de medida Diseño y construcción de la placa de

medida Circuitos analizados Montaje experimental Resultados experimentales Conclusiones

Page 63: Alejandro Peidro Palanca Director: Josep Rius Vázquez Noviembre 2001

Técnicas experimentales para la Técnicas experimentales para la medida de la corriente, energía y medida de la corriente, energía y potencia consumida por un CI potencia consumida por un CI CMOS.CMOS.

Alejandro Peidro Palanca

Director: Josep Rius Vázquez

Noviembre 2001