adquisición de gatos - epn: página de...
TRANSCRIPT
S i s t e m a
dea d q u i s i c i ó n
de
G a t o s
Tesis previa a la obtención del
Título de Ingeniero en la espe
cialización de Electrónica y Te
lecomunicaclones de la Escuela_
Politécnica Nacional.
Héctor Danilo Pastor Morris
Quito,Noviembre 1980
Certifico que el presente trabajo
ha sido realizado en su totalidad
por el Señor Héctor Danilo Pastor
Morris.
"Tríg. Alfonso Espinosai/
DIRECTOR DE
Quito , Noviembre 1 980
S i s t e m o
deu i s i c i o n
de
d o t o s
Tesis previa a la obtención del
Título de Ingeniero en la espe
cialización de Electrónica y Te
lecomunicaciones de la Escuela^
Politécnica Nacional.
Héctor Danilo Pastor Morris
Quito,Noviembre 1980
Certifico q_ue el presente trabajo
ha sido realizado en su totalidad
por el Señor Héctor Danilo Pastor
Morris,
íg. Alfonso Espinosa
DIRECTOR DE TESIS
Quito,Noviembre 1980
A
Sil-Sil
yDan-Dany
I
AGRADECIMIENTO ji
El alcanzar una meta por mas sencilla que esta paresca,
es indudablemente una de las normas que rigen la conduc
ta de los seres humanos,y es aún mas importante, cuando
esta trata de la formación de la personalidad de un in
dividuo dentro de una sociedad.
El logro de un título profesional,en lo que esto
significatno solo conlleva enteresa,dedicación y fuerza
de voluntad, sino q_ue depende también de muchas circuns
tancias de la vida diariafq.ue evitan que esto sea un pa
trimonio de todos. Es la sociedad quien impone sus con
diciones,y quien permite o impide que esto sea posible.
Estas circunstancias,necesariamente dejan huellas
ambivalentes imborrables^que muchas veces nos permiten
mirar atrás con un sentimiento de gratitud,para acuellas
personas q.ue de alguna manera nos han ayudado a mirar -
con optimismo el futuro.
Mi agradecimiento a mis padres y hermanos,que han
seguido paso a paso esta formación,y. han sido partíei -
pes y testigos de largas horas de estudio. A mi esposa
e hijo que con su presencia han impulsado aún mas • el -
lograr este fin.
Mi reconociento sincero a;la Kscuela Politécnica Na-
cional y en especial al Instituto de Computación que
rae permitió el tiempo necesario para la elaboración
de la presente tesis.
Al Ing. Hugo Ruiz C. por su interés mostrado en este
trabajo,y grpcir-s al cuál fue posible conseguir los
principales elementos del sistema desarrollado.
Al Ing. Alfonso Espinosa,"Director de [Tesis,quien su-
girió este tema de tesis,y a BU vez aportó constante
mente valiosos comentarios,que me permitieron visua-
lizar de mejor manera aspectos de diseño y optimiaa-
ción.
A los Ings. Oswaldo Buitrón y Jaime Velarde.,por las-
facilidades que me brindaron para la utilización dé-
los diferentes equipos de laboratorio,así como de -
elementos.
En general,mi agradecimiento a todas aquellas perso-
nas eme sin nombrarlas,influyeron de alguna manera -
en esta tesis.
SUMA RIO
*>
i
El presente trabajo constituye el desarrollo de un sis-
tema híbrido que permite el procesamiento de datos ana-
lógicos,en un microcomputador digital.
El diseño se orienta a la consecución práctica del con-
trol de procesos naturales, en "base a interfac'es inver -
sas al del presente desarrollo,con, un elemento poderoso
como es un computador,sea que este trabaje en tiempo re
al o compartido.
La implementación del sistema está basado en circuitos
CMOS (LSI) controlados en base e circuitos TTL(LSI y M
SI) que logran un dispositivo rápido comparado con las
velocidades de los procesadores y a su vez independien
te del traba.lo de estos.
El capítulo primero es una introducción al conocimien
to de los microprocesadores y microcomputadores,y las
ventajas que estos ofrecen actualmente. Se analiza el
carácter analógico de los fenómenos naturales y la me
jor posibilidad de que valores generados analógicamen
te,sean transmitidos y procesados por un procesador.
En el capítulo segundo se establecen las bases del di
seño,los tipos de dispositivos a utilizarse,se elabo-
ra el esquema general del sistema,y su diseño bloque
a bloque. Se establecen también los requerimientos de
poder y el diseño de las fuentes de alimentación.
El capítulo tercero trata de la implementación físi-
ca del sistema,los requerimientos del mismo en cuanto
se refiere a la ubicación de los elementos,forma del
equipo,necesidades de espacio, e interfases futu.tas.
31 cuarto y ultimo capítulo se presentan los resulta-
dos experimentales ilustrados con tomas fotográficas
y el procedimiento como fueron realizadas estas prue
~basty se deja establecida la forma de utilización y
modo de operación del sistema construido.
C O N T E N I D O
i
CAPITULO i : INTRODUCCIÓNUTILIZACIÓN DE LOS MIÜROCOMPUIADORES PARA SL CONTROL
DE SISTEMAS ANÁLOGOS 1
El computador digital. 1
Aparición de los mini-microcomputadores como
proceso de larga escala de integración(LSI)... 2s
El microprocesador 3
Desarrollo histórico de los raicroprocesadores. 6
El mic.roeomputador 8
Perspectivas de desarrollo de los microcomputa
dores tO
Los procesos naturales y su carácter analógico 14
Necesidad del Distema de Adquisición de Datos
(DAS) 19
DESCRIPCIÓN DB LOS SISTEMAS : INTSL 8080 Y MOTOROLA
6800 21
Microprocesador Intel 8080 21
Microprocesador Motorola 6800 32i
TIPOS DE INTERÍY'SE DE SISTEMAS ANÁLOGOS OON MICROPRO
CBS ADORES 42
DAS con direccionamiento multiplexado en forma
aleatoria de can¿ 1 42
DAS con conversión en paralelo 45
DAS en forma multiplexada con memoria 47
CAPITULO n :ESPECIFICACIONES ...................................... 51
Características de transí erene.ia ............... .. 51
Características de, entrada y salida ............. 52
DIAGRAMA DE BLOQUES .............. . .................... 52
DESCRIPCIÓN DE LOS MÓDULOS UTILIZADOS ................. 54
Bloque A ........................................ 54
Irhplementación del bloque A ..................... 6?
Bloque B. . , . , ................................... 74
Bloque D .................... •• » ......... . ........ 81
Bloque E ........................................ 84
CIRCUITOS DE CONTROL ............................ . ..... 94
Generación de direcciones ....................... 94
Generación manual de direcciones ................ 95
Generación automática de direcciones ............ 96
Direccionamiento a memoria ................. ..... 97
Señales de conversión j muestreo ................ 99
DISMO DE LAS FUENTES DE ALIMENTACIÓN ................. 104
CAPIOTLO III : CONSTRUCCIÓN
Requerimiento Si ¿ . . ...... . ....................... 1 12
•Plaqueta del DAS ......................... . ...... 112
Alimentación .................................... 117
Conexión del Microcomputador .................... 118
Montaje final, .................................. 119
Encendido y modo de operación .............. ..... 1 22
CAPITULO IV : B3CEBRIMKNTACION
Pruebas realizadas .............................. 125
Conclusiones ........ , ...... , . , .................. 132
ANEXO.
C A P I T U L O I
INTRODUCCIÓN
INTRODUCCIÓN !
1.1.- UTILIZACIÓN DE LOS MICROCOMHJTADORES EÍRA EL CONTROL
DE SISTEMAS ANÁLOGOS
1.1.1.- BL COMPUTADOR DIGITAL
Un computador digital,es un sistema digital que'al_
macena y procesa información,en base a un programa
que puede ser modificado.
Bl computador esta estructurado "básicamente, como—
muestra la figura 1.1,y contiene las siguientes —
partee:
/
4i*f^LUno J}£.
DATOS.
r|M EM
C O N T
Fig.1.1.-Diagrama en bloques del computadordigital
Memoria.-Es la unidad que almacena la información.
Unidad Aritmética y Lógica(AIiU) .-Se encarga de modi
ficar la información en "base a operaciones aritmét^
cas y lógicas.
Unidades de Entrada y Salida.-Encargadas de ingre—
sar y sacar la información al/del computador.
Control.-Controla el procesamiento de una manera —
sincrónica.
i
Estas diferentes unidades físicas,formadas por cir__
cuitos electrónicos,constituyen lo que se conoce c£
rao el "Hardware" del computador.
Pero además del Hardware» el computador digital nece_
sita otro tipo de estructura,que constituye el com_
putador desde el punto de vista del usuario,que es
aquella persona que se encarga de utilizarlo para -
el procesamiento de datos. Este tipo de estructura
es conocido como "Software",e incluye los programas
de sistemas y los de aplicación.
El Software permite que las órdenes impartidas por.
el usuario en un programa,que generalmente esta es
crito en lenguaje de alto nivel,sean traducibles y
ejecutables para el Hardware,que entiende otro tipo
de lenguaje llamado "Lenguaje de Máquina",lográndo-
se el diálogo hombre-máquina.
1.1.2.- ATRICIÓN DE LOS MINI-MTCROCOMHJTADORES COMO PROCE,.
SO LE LARGA ESCALA LE INTEGRACIÓN (LSI)
A comienzos de los años sesenta,aparecieron peque--
ños computadores y máquinas transistorizadas de 12
bits,debido a la necesidad de procesadores para a—
plicaciones específicas y bajo costo,pero sólo la
aparición de los circuitos integrados permitió que
el minicomputador fuera producido en masa.
Amediados de los años sesenta,apareció en un sólo
circuito integrado el"dual Plip-l?lop"( 1) Anaciendo
la pequeña escala de integración(SSI)„ Kjsteriormen
te en el año de 196? se produjeron circuitos de me_
diana escala de integración(MSI),con mas de doce —
funciones en un circuito integrado,lográndose al fi_
nal de ésta década los primeros circuitos de gran -
escala de integración(L8l),con mas de cien funciones.
El rainicomputador se diferencia del computador prin
cipalmente por;
Longitud de palabra.
Tamaño físico.
Capacidad de proceso limitado.
Software limitado.
Complejidad de los mecanismos de E/S.
Costo.
Estas diferencias actualmente no son tan ciertas,pe
ro su aparición introdujo nuevas concepciones y a
plicaciones,las cuales se vieron reforzadas con el
desarrollo del microcomputador,a .consecuencia tamM
en, del avance tecnológico en gran escala,que creó
el microprocesador.
1.1.3-- ül MICROPROCESADOR
Loe micro procesadores son circuitos altamente inte
grados,que constituyen la parte de control y proce
samiento de una oequeña computadora o microcomputa
dora»conteniendo casi siempre en un sólo circuito
integrado,las siguientes unidades(2);
Registro de lnstrucciones(lnstructión Register).
Decodificador de instrucciones(Instructión Deco-
der) .
Contador de Programa( P3; Erogram Counter) .
Un registro tipo "Stack11 para el "Stack Pointer."
que se utiliza por ejemplo para interrupciones y
subrutinas.
Registros generales,como el Registro Indice(lndex
Register) ,que se utiliza para determinados tipos
de direccionamiento,así como registros de traba_
La Unidad Aritmética y Lógica(ALU:Arithmetic Lo_
gic Uni t ) ,que realiza operaciones aritméticas y
lógicas.
Uno o varios acumuladores,que están relacionados
directamente con la ALU.
Status Register o Condition Register,que indican
el estado actual de la unidad procesadora central
( C J U ) o resultados de las operaciones realizadas
por la ALU, por e;j emplo; cero, negativo, carry, e te .
Los circuitos lógicos necesarios para las opera
c iones de inicializ. ación e interrupción(restart,
interrupt).1
Los circuitos de reloj y de control generales.
El control de las diferentes barras de señales :
datos,diraccionamiento,control.
Buffers de las diferentes "barras,que se necesi
tan para su acoplamiento con los demás elementos
de la microcomnutadora.
1.1. 3.A.- FUNCIONAMIENTO
En un microprocesador existen siempre las sigui__
entes fases de trabajo:
a) De Direccionamiento
b) De Memoria
c) De Ejecución
En la fase de direccionamiento,se disponen a to
dos los circuitos del micronrocesador para que -
se direccione a la memoria,en la localización
que se debe leer.
Durante la fase de memoria,el contenido de la di
rección enviada,es colocado en el bus de memoria
enviando el dato a los circuitos de control lógi
co.
En la fase de ejecución, estos circuitos de con
trol lógico interpretan y ejecuta.n la instrucci
ón de programa.
1.1.5.B.- CARACTERÍSTICAS
Dentro de las características más importantes a
tomarse en cuenta en un microprocesador,tenemos
las siguientes:
-Longitud de palabra
-Arquitectura
-Velocidad de ejecución de instrucción
-Flexibilidad de programación
-Capacidad de interrupción j
-Niímero de instrucciones
-Número de registros de trabajo y acumuladores
-Capacidad de mando de periféricos
-Formas de direccionamiento
-Capacidad de direccionamiento de memoria
-Tecnología de fabricación
1.1.4.- DESARROLLO HISTÓRICO DE LOS MICRO HIOCESADORES
El primer microprocesador salió al mercado en 1971
(3) , fue el Intel 4004,que combinado con varios cora
ponentes como;ROM 4001,RAM 4002,Shift Register 40
03fetc.,permitió obtener un pequeño y potente sis
tema de procesamiento,pero que resultaba costoso -
para grandes sistemas,porque el 4004 era compatible
sólo con las memorias 4001 y 4002.
Interiormente aparecieron circuitos de interfase
para memorias convencionales y otros circuitos de
B/S especiali?,adostasí como otros .procesadores : In
tel 8008,Faírchild PPS-25,IMP-8,etc.,todos estos -
pertenecientes a la primera generación de mlcropro
cesadores y que utilizaron para su fabricación tec
nología P-MOS,que tiene los huecos como portadores
mayoritarios.
Como ésta tecnología presentaba algunas lioiitacio_
nes corno son; lentitud (tiempo de ciclo de ins truc
ción de 1.25-62.3 microsegundos),incompatibilidad
con otras familias lógicas,densidad de integraci-
7
ón limitada, etc ., los modelos siguientes (segundai
generación: Intel 8080,Motorola 6800,Paircliild -
F-8,etc.)fueron fabricados con tecnologías N-
MOS y C-MOS.
La tecnología N-MOS,en la cual el electrón es -
el portador mayoritario de la conducción, incre
menta la velocidad intrínseca de conmutación,d_e
Mdo a que la movilidad de los electrones es su
perior a la de los huecos,lo que permite alcan_
zar mayores velocidades,generalmente tres veces
más rápidas que la de la. tecnología P-MOS,ade—:
mas que permite altas densidades de integración.
La tecnología C-MOS combina estos dos procesos»
lográndose: buena velocidad, gran inmunidad al
ruido,poco consumo de potencia y buena densidad
de integración,aunque inferior al N-MOS*
Actualmente están empezando a utilizarse otras
tecnologías LSI»corao es la SOS(Silicon on Shapi
re)que utiliza un sustrato aislante,en vez de -
un sustrato semiconductor,con lo cual se redu^-
cen las corrientes de fuga, y los elementos para
sitos,alcanzándose altas velocidades,poco consu
mo y buenas densidades de integración.n
Las tecnologías bipolares(ECL,I L,LST!L),cuyas
velocidades son superiores a las tecnologías --
MOS,han dado paso a una nueva generación de mi,
croprocesadores(tercera generación: Intel 3000
Raytheon R-16,Motorola 10800,etc.)en lo que tie
8
V
ne que ver con la velocidad de operación.
La tabla 1 es un cuadro comparativo de las tec__
nologías MOS y Bipolar usadas en microprocesad£
res.
BIPOLAR
DCSILICIO
1^73
«y.Gofa Snipocicrt
rofanación Diaipo-= eno-M
I-IOO ns
10-20
lO-2Shs
1-lOns
IOD-fOOn'5
ÍO.b
31
4
4-
Tabla 1.- Tecnología MOS y Bipolar enmicroprocesadores.
1.1.5-- EL MICROCOMPUTADOR
El microcomputador,es un computador formado al
integrar en un sistema;
- Microproc esador
- Circuitos de memoria;RAMfROM,PROM,EPROMfete.
- Elementos de entrada y salida
- Otros circuitos como:osciladores,interrupto-
res,fuentes de poder,displays,etc.
La interacción de todos estos elementos,que pu_e
den o no estar integrados en un solo circuito -
(chip),proporcionan las condiciones necesarias
para estructurar un computador,como son;
Lógica necesaria para control y tomas de decisión.
Circuitos para decodificación y ejecución de ins-
trucciones .
Circuitos para cálculo.
Circuitos para entrada y salida de datos.
i
En los microcomputadores, la relación Hardware - Soft
ware es semejante a la del computador, pero presenta
mayor flexibilidad para trabajar en aplicaciones es-
pecíficas.
El minicomputador y su aparición aumentó considera -
blemente el número de aplicaciones, especialmente en
el control de procesos industriales (control numéri-
co,máquinas herramientas, etc.), debido a que repre -
sentó gran disminución de costo en la adquisición ,
instalación y mantenimiento;sin embargo,su estructu-
ra seguía manteniéndose como la de un equipo termina
do.
Bl microcomputador cambia esta concepción, debido a
su estructura en base a los microprocesadores, y se
constituye en una herramienta para el diseñador del
Hardware, facilitando el desarrollo de nuevos equi -
pos, reduciendo el número de circuitos integrados a
usar, simplificando el diseño lógico, y resolviendo
sistemas cada vea mas complejos.
10
De esta manera,coa la ayuda del microprocesa
dor,se sustituyen los equipos que utilizaban
la lógica cableada, por aquellos cuyo compor__
tamiento depende de un programa y que permi_
te variaciones sin alterar el diseño del Har
dware,los sistemas se vuelven mas confiables
debido a la gran disminución de componentes,
se reduce el tamaño físico,pudiendo tener un
microcomputador en una tarjeta de circuito -
impreso o en un solo chip;además,las técni--
cas del Software se hacen cada vez mas nece_
sarias por parte del diseñador del Hardware,,
que se vincula de mejor manera a su conocimiL
ento.
1.1. 6.- PERSPECTIVAS DE DESARROLLO DE LOS MICROCOMPÜ!E¿_
DORES.
Las perspectivas de desarrollo de los microcom
putadores para los próximos años,ti ene que ver
necesariamente,con lo que se pueda hacer en el
futuro con los microprocesadores. Todo parece -
indicar que no solamente los micros,sino tambi_
en,los próximos grandes sistemas de procesamien
to de datos,serán una consecuencia-del desarro
lio de la tecnología de semiconductores,en lo -
que tiene que ver con la integración en muy al
ta escala(VLSl),que permitirá incorporar para
1982(4) alrededor de 200.000 dispositivos en un
t1
!1i1ii
* i1
. 11 i
i, 1
i• ii
111ii COH
i PB
! *i ~i1 Vi ^\ il *ii •>(i1 511 5|
1Vi 1
11
= LOK.
J I
solo chip. |
La idea de ensamblar varios microprocesadores -
en paralelo en un solo chip,ha despertado un in
teres creciente en la industria de serniconducto
res,lo que permitiría la creación de raicroproce
sadores VLSI diseñados para uso en arreglos de-
microprocesadores(AMP).
La originalidad de estos AMPs,radica"más en la
forma como están conectados,que en la circuite-
ría sobre el chip;básicamente,todas las comuni-
caciones con chips
será a través de -
un bloque de memo
ria,que es llamado
"Configuración de
muítiprocesadores
con memoria compar
tida",que está or
ganizada como 4096
Fig.1.2.-Chip con arreglo Palatoas de b"de^rnicroprocesa- y arreglada en 3eg
mentos de 256 palabras,donde cada segmento de -
memoria puede ser RAM o ROM. Además es posible
que numerosas versiones del chip,tengan dife—
rentes particiones PROM/RAM.
Cualquier número de arreglos de microprocesado-
res podría ser usado,para ensamblar sistemas de
._. .. | ,_| j I
12
computación,desde pequeños raicrocoraputadores ba
sados en Mfloppy-disk11 ,a grandes sistemas de re
cuperación de información,basados en'discos en-
línea. Uno de estos chips(figura 1.2)por ejem—
pío,podría contener 64Kilobits de memoria varia
ble,12 procesadores simples de comunicación-un
microprocesador asociado con cada línea- y un -
procesador de instrucción de 16 bits.
Por otro lado,se anuncian ya microcomputadores-
mas poderosos,especialmente diseñados para una
aplicación específica,y que con pocos componen_
tes externos podrían constituir dispositivos —
complejos.
Tal es el caso del microcomputador Intel 2920,-
que está diseñado en un solo chip N-MOS(5),y que
está dedicado para procesar señales en tiempo-.-
real. Este incorpora dentro del chip,los conver
tidores A/D y D/A,permitiendo programar varios-
subsistemas análogos.
Su funcionamiento además permite,que las seña--
les puecian ser filtradas,moduladas, detectadas ,
mescladas,etc.,pudiendo construirse en base a -
éste,moderas,equaliaadores,fuentes y receptores-
de tono,y pudiendo controlar procesos,motores ,
servomotores,etc.
SI 2920(figura 1.3),está dividido en tres par--
tes;
- Sección de programa de memoria
1:5
fí
- Sección de aritmética o procesamiento digi—
tal.
- Sección de conversión de entradas'y salidas
analógicas.
El programa de memoria EPROM,controla,tanto la
conversión analógica,como las secciones digita_
les del chip. Posee 4 entradas y 8 salidas ana
logas;un raultiplexer permite que las cuatro se
fíales de entrada sean compartidas por un mués
treador - retenedor (S/H). El registro de datos
enlaza la sección analógica a la porción digi_
tal del circuito. El microprocesador en el 2920
(figura 1.3),comprende dos puertos de memoria
tipo RAM,escala "binaria y una MPU. El registro
&11N j ppoCjKAn
bE.nuL.Ttri£X&f*-
Fig. 1, 3.-Microcornputador en un solo chippara procesar señales en tiemporeal.
t4
de datos usado por la porción análoga es parte
de la RAM,así que el procesador ve las entradas
y salidas,como una dirección de localidad de me
moria.
En el campo de los procesos análogos,que es lo
que nos interesa,podemos ver que,de acuerdo al
desarrollo tecnológico,es posible en poco tiem_
po tener,un amplio campo de aplicaciones,en ba_
ee a microcomputadores cada vez mas especializa
dos,y lo que ee más,con las ventajas que ésto -
plantea,como son: espacio reducido,gran .confia
bilidad,alta velocidad y "bajo costo de operaci
ón.
1.1.7.- LOS PROCESOS NATURALES Y SU CARÁCTER ANALÓGICO
Una función que varía continuamente en el tiem
po,como la de la figura 1.4,en la que para cada
distinto tiempo,existe diferente valor de la -
función y=f(t),.se dice que es una función conti
nua. Se utiliza éste tipo de funciones,para des
cribir en forma proporcionalmente equivalente ,
cualquier tipo de proceso natural,desarrollando
así,una analogía entre éste proceso natural, y
BU equivalente expresado en términos de fuñeio
nes matemáticas continuas.
Los procesos naturales,como el movimiento de a
guas,la trayectoria que sigue un objeto en el -
aire,los cambios de temperatura del medio ambi
15
ente,la velocidad del viento,etc.>nos muestran
el carácter analógico que rige y que siguen los
procesos naturales,y debido a ello, la importan
cia que tienen este tipo -
de señales,para estudiar ,
comprender,e incluso prede
cir y alterar el comporta_
*, miento de los fenómenos na
turales.¿f
Fig.1.4.-FunciónContinua
1.1. 7. A.- LAS SERIES DE FOURIER Y SI ESPECTRO DISCRETO
Si éstas señales son repetitivas, se dice que
son funciones periódicas del tiempo (figura -
1»5),y pueden ser representadas mediante la
serie de Fourier(6):
= Üff f ¿ ¿*i
'
en donde CU y ¿ son coeficientes que deben ser
calculados, y que
sionee- ~ -
vienen dados por .las exprerrh ' rr/2
^ Jfr -r/a
Fig, 1.5.- Señal periódica
donde: u>s?p" y T es el periodo, siendlo do inde_
pendiente de la frecuencia, y viene dado por*
el valor medio de f ( t ) , e n el tiempo T *
S^a o c - i C'
La serie de Fourier representa un número infi
nito de componentes frecuenciales ,cuya suma
da la función del tiempo f ( t ) . Estos componen
tes constituyen un espectro discreto ( figura
1.6 ).
Las amplitudes de cada una de las frecuencias
discretas, vienen dadas por los coeficientes
O.H. y £>n f siendo todos los componentes frecuen
ciales,armónicos de la frecuencia fundamental
3?ig. 1.6.- Espectro discreto
En la práctica,"basta considerar solo un núme
ro finito de frecuencias,para tener un ancho
de "banda razonable, especialmente en sistemas
de comunicación.
1.1.7.B.- MUESTREO LE SEÑALES
El maestreo de señales analógicas,permite que
a partir de la toma de muestras de la señal,
a intervalos de tiempos dados fsea posible re
construir la señal.
La técnica del muestreo puede ser únicamente
aplicada,si se cumplen dos condiciones;
1) Que el ancho de banda de la señal pueda
ser restringido,a un valor máximo W,sin des
truir la información esencial contenida en
ella.
2) La frecuencia de muestreo,debe ser de por
lo menos igual al doble de la del componen
te frecuencial máximo(W) de la señal. ¿sí
pues,el teorema del muestreo nos dice que,
cualquier función del tiempo f(t),cuya fre
cuencia máxima sea W,puede ser completamen
te determinada,mediante muestras de su ara
plitud,tomadas separadamente a intervalos
de tiempo 1/2W.
1.I.7.C.- RUIDO
En el análisis,recepción y transmisión de se_
nales analógicas,existen otros factores que .
deben ser tomados en cuenta,como son,el ruido
y la interferencia.
Aunque el ruido y la interferencia juegan un
18
papel similar,en cuanto a modificar las seña_
les,tanto analógicas como digitales,estos son
de naturaleza distinta. El ruido normalmente
está constituido por tensiones que se produ_
cen de manera aleatoria,sin tener ninguna re
lación de fase,ni de frecuencia;la interferen
cia en cam"bio,es de tipo regular y periódico.
Existen muchos fenómenos productores de ruido
los cuáles se pueden clasificar en; artifíci
al y natural.
El ruido artificial es producido por el hom
bre»que se origina generalmente en las máqui_
ñas eléctricas. El ruido natural,es causado -
por la radiación cósmica y los fenómenos at
mosféricos.
Puesto que el ruido no puede eliminarse com
pletamente de los sistemas de comunicación ,
su efecto debe minimizarse,o hacer que la re
lación señal-ruido(S/N),se convierta en máxi_
mo en la medida posible; así por ejemplo, en
un sistema PCM(6),para cocientes Si/Ni próxi
mos a 10 db o mayores,el efecto de ruido mas
importante se debe,a ia cuantizacion,es decir
el ruido de cuantizacion. Su cálculo depende
de la estima del error introducido por dicha
cuantizacion,siendo el cociente S/N debido al
ruido de cuantizacion:
S/N = q2 (para q 1) ' ;
que es función del cuadrado del número de ni
veles(q) que se utilizan,necesitándose por es
ta razón, "bastantes niveles para una S/N gran_
de, así por ejemplo, si q*=128 , S/N=1282= 42db,
que exige el empleo de un código de siete dí__7
gitos,pues 2 =128 niveles.
1.1. 8.- NECESIDAD DEL SISTMA DE ADQUISICIÓN DE DATOS
Si para cierta aplicación, sea industrial ,comer__
cial o para telecomunicaciones , etc ., es necesa_
rio que las señales analógicas sean tratados -
como datos para un computador, se plantea la ne_
cesidad de un sistema que adquiera estos datos_
en forma analógica,y los introduzca al computa^
dor en forma digital para que sean procesados.
La figura 1.7 nos muestra la forma de una señal
digital simple, que con_
-T
i
i 1
Fig.1.7.- Señaldigital
.siste básicamente de iin
pulsos que tienen lugar
en intervalos discretos
de tiempo,pudiendo pre
sentarse con una periodi
cidad definida, o en gru_/
pos codificados,como en el caso de la telegra
fía.
Este tipo de señales son de dos estados(estados
binarios), los que son aptos para un procesarnien
20
to de datos como en un computador7deMdo a C[ueí
/ los componentes electrónicos de estos sistemas
!* * son capaces de tomar solo dos estados:
O(cero)¡ausencia de señal
1 (uno); presencia de señal (lógica po__
sitiva.^H En tone e s, par a el procesamiento digital de. una -
' señal analógica, es necesario una interfase c[ue-
proporc.ione al computadorfun equivalente digi -
tal de la. señal analó"gica,y con el cual se pue-
? de operar en base a un programa. Este tipo de
interfase no-ea mas que un Sistema de. Adqulsic-i
ón de Datos(DAS).
21
1.2.- DESCRIPCIÓN LE LOS SISTEMAS: INTEL 8080 Y
MOTOROLA 6800
1.2.1.- MIOROPROCESADOR INTEL 8080
DESCRIPCIÓN GENERAL.» El 8080 de Intel,es una -
Unidad Central de Proceso(CPU) de 8 bits,para -
uso en sistemas digitales de propósito general.
Su fabricación esta realizada sobre un circuito
integrado,usando tecnología N-M03.
Un completo sistema microcomputador puede ser-
formado, cuando la CPU es interconectada con e
lementos de B/S,y cualquier tipo de memoria se
miconductora de cualquier velocidad.
Este raicroprocesador es completamente compati
ble en cuanto a instrucciones con el 8008 de la
primera generación,teniendo algunas ventajas
adicionales como son:
- 30 instrucciones más.
- Reconocimiento de interrupciones.
- Direccionamiento de registros por pares.
- Capacidad de realizar aritmética de 16 bits.
- Velocidad superior.
- Stack Pointer,con encadenamiento infinito de
subrutinas.
El 8080 además contiene:
- 6 registros de datos de 8 bits
- Acumulador de 8 bits
- 4 registros temporales de 8 bits
- Banderas de arrastres,cero,signó y paridad.
- ALU de 8 bits.
- Contador de Programa de 16 "bits(PC)
- Unidad de incremento y decremento del PC.
- Registro de instrucciones de 8 "bits.
- Decodificador de instrucciones y codifica^
dor de ciclos de máquina.
- Generador de tiempos y de señales de control
- Registros auxiliares.
- Unidad de ajuste decimal.
- Capacidad de aritmética decimal.
- Operadores inmediatos.
El 8080'fue diseñado para simplificar el diseño
de un sistema. Es posible interfase directa a -
memoria y elementos de E/S,con buses separados
de direcciones(16 bits) y de datos(bidireccio
nal de 8 bits),todos los buses,incluyendo el de
control, son compatibles con niveles 3?TL.
La figura 1.8 ilustra el diagrama en bloques del
8080,mientras la figura 1.9 representa el circu.L
to integrado.
Desde el punto de vista del programador,un micro
computador en base al 8080,puede ser representa
do formado por las siguientes partes;
- 7 registros de trabajo,en las cuáles ocurren
las operaciones,y que proveen un medio de di_
reccionamiento a memoria.
Memoria ,que contiene instrucciones o datos.
El Contador de Programa.
El Stack Pointer,que muestra la dirección de la
memoria-en la q.ue está el Stack.
Elementos de B/S,que es la interfase entre un -
programa y el exterior.
?ig.1.8.- Diagrama del Intel 8080
'NTEL 808
Pig.1.9.- Disposición de patillasen el chip.
24
MAPA DE REGISTROS.- El 8080 provee ujp acumulador
y 6 registros de 8 bits. Bstos 7 registros de tra
bajo son numerados como; 0,1, 2, 3, 4, 5 y 7. Por con_
vención,también pueden ser denominados por las le
tras B ,C ,D ,E ,H ,L y ¿(para el acumulador) respecti
vamente(7) .
Algunas operaciones del microprocesador,hacen re
ferencia a los registros de trabaja en pares,de
signados por las letras B,D,H y PSW;esto podemos
apreciar en las figuras 1,8 y 1.10 ,
Referencias pares son usadas para tratar con in
formación de 16 bi ts ,como sigue:
REFERENCIA PAR
B
D
H
REGISTROS
B-G
D-E
H-L
Generalmente los pares de registros guardan
dirección para una ROM o RAM.
una
MAPA
i,HE2c
a
A
A U U
pig. 1.10.- Registros del 8080
MEMORIA.- EL 8080 puede ser usado con una ROM ,
PROM y RAM. En un programa, los datos pueden ser
leídos de cualquier: tipo de memoria,pero puede es
25
erigirse solamente en una RAM.
La memoria puede ser visualizada,como una secuen
cia de bytes,cada uno de los cuáles,puede almace
nar 8 bits. La CPU tiene capacidad de direcciona
miento para 64 Kbytes»
CONTADOR LE PROGRAMA.- Es un registro de 16 bits
que indica la dirección de "la próxima instrucción
a ser ejecutada.
S!EACK POINTBR.- Un stack o pila, es un área de me
moria,en la cuál los datos o direcciones son al
macenados o recuperados por operaciones de stack*
Estas operaciones stack son ejecutadas por varias
instrucciones del 8080fy facilitan la ejecución
de subrutinas y el manejo de interrupciones de
programa. El programador especifica que direccio_
nes operaran las operaciones stack,por medio del
registro de 16 bits,llamado Stack Pointer.
ENTRADA/SALIDA*- En el 8080 pueden haber hasta -
256 puertos de entrada y 256 de salida. Cada dis
positivo se comunica con el microprocesador por -
medio de bytes de datos que son enviados o recibi
dos desde el acumulador.
TIEMPOS Y CICLOS.- Las instrucciones del 8080 pue
den ser de 1,2 o 3 bytes. Cada instrucción requie-
re desde 1 a 5 ciclos de memoria para búsqueda y
e j ecución. ¡¡i I
Los ciclos de máquina o de memoria son llá:mados ,
; 26
M 1 , M 2 , M5,requiriendo cada ciclo de máquina
desde 3 a 5 es tados(T1 f T2 , 0)5)para su reali
zación,en el que cada estado tiene una duración
de un periodo de reloj (0.5 microseg.)- Hay tambi
en otros tres estados(WAIT,'HOLD y HALT) que requi
eren desde uno,hasta un número indefinido de pe^_-
ríodos de reloj,debido a que son controlados por
s eñales externas.
El ciclo de máquina M1,siempre es el de búsqueda
de instrucción,durando de 4 a 5 tiempos o estados,
los ciclos de máquina M2,M3,M4,M5,normalmente re
quieren solo 3 estados cada uno.
Para comprender la operación básica del 8080,es
necesario referirse al diagrama de la figura 1.11
Ti. Ta Tío T3 T5
TI A
~)Tna»» bi
\8 5TATOÍ»
AiS-o OPCIONAL
RCADVHOUTU/Í.LT
Da >ATOÍ o
ATU4TÍ DE
a ARÍA
INSTRUCCIÓN »'i
Pig.1.11.- Ciclo básico de instruccióndel microprocesador Intel 8080
En T1,el contenido del contador de programa,es en
viado hacia el bus de direcciones,SYNC existe .y
el bus de datos contiene la información de status
dando a conocer el ciclo que se está realizando.
En,T2,se hace el test de las señales de STATUS ,
BEADY.HOLD Y HÁLI. Si READY existe se continúa -
con T3»sino se entra a un estado TV/(Twait)de espe
ra,sincronizando así la CPU con cualquier tipo de
memoria,de cualquier tiempo de acceso.
En el estado T3,los datos que están en la posici
<5n de memoria que fue direccionada en T1,pasan al
bus de datos y se transfieren al registro de ins__
trucciones(solo durante M1)o a las otras unidades
del sistema. Si el caso es de operación de escri_
tura en memoria,la información no sale de la memo
ria,sino que alguna unidad la proporciona y la me
moria la acepta.
El T4,es el tiempo de decodificación y actuación
subsiguiente. Si se ha completado la instrucción
se pasa a T1,sino al final de T5 el 8080 entra a
un nuevo ciclo. Si la instrucción requería un nue
vo ciclo,se pasa a una nueva instrucción,si reque
ría más ciclos,se entra en el ciclo M2.
En el último tiempo del último ciclo de la instru
cción correspondiente,se hace el test de la línea
de interrupción. Si el test es afirmativo,se pasa
a un ciclo M1 especial,en el que no se incrementa
28i
el contador de programa y se envía el status del
conocimiento de interrupción al exterior.
A la máxima frecuencia de reloj de 2 Mhz,todas
las instrucciones serán ejecutadas en rangos que
van desde 2 a 9 microsegundos,
LECTURA Y ESCRITURA.- La lectura de datos o ins -
trucciones,así como la escritura,se realizan en •
el estado T3,debido a que READY está ON,lo cuál -
indica que un dato válido de memoria o de entrada
está disponible sobre el bus de datos. ASÍ mismo,
la salida HLDA(Hold Acknowledge)aparecerá en ON ,
como respuesta a que la GPU entró a modo HOLD,que
pone los buses de datos y direcciones en estado -
de alta irapedancia.
La señal HLDA comienza en:
- T3 para lectura de memoria o entrada.
- El siguiente periodo a T3 para escritura de rae
moria u operación de salida.
Las figuras 1 . 1 2 . ( a ) y (b) ,muestran los tiempos -
para los modos de escritura y Lectura respectiva
mente.
TÍPICO SISTEMA MICROCOMPUTADOR.- La figura 1.13. ¿
ilustra un típico sistema microcomputador,de la -
familia Intel 8080,que utiliza una CPU,una ROM ,
RAM, y circuitos de E/S(8).
En este sistema,el circuito 8228,sirve para alma
cenar y decodificar la información de status, es
\
29
(a) . - Modo de escritura
Ti T
Ais-o
3)7-0
HoLD
HOL&
J
\ _
i FUi^TfWü
-r-
(b).- Kodo de lectura
Pig. 1.12.- Tiempos para escritura y lectura eneJ. oUoU
30i
tos bits de status son usados entonces,para con
trolar el f lu jo de los datos,sobre el "bus de da
tos del 8080.
ROMS70ZAevoí*6604-
c>
> M«M K
•, fifi
J
^
R^M
8/Oi.
c
fll- Dn<KrT|O*(í
M W
? X ^
Üu .oa-rc
3 W~TSr
.>\0
S2.I2.
1
ou
»
t Mraí
^ '/o fJ
VJ/TTT RFt}
piu. 1.13.-Típico sistema microcornputadorcon el 8080
DIRECCIONAMIENTOS DE MEMORIA.- El microprocesador
8080 tiene varias posibilidades de direccionamien
to a memoria corno son;
DIRECIOKAMIENTO DIRECTO.- En el cuál una instruc_
ción suministra la dirección completa de la memo
ria,
DIRECCIONAMIENTO POR REGISTRO PAR.- En el que,una
dirección de memoria puede ser especificada,por -
el contenido de un registro par. Para casi todas
las instrucciones del 80809los registros H y L -
3T
son usados;en donde,el registro H contiene los 8
"bits mas significantes de la dirección.
Existen dos instrucciones (STAX y LDAX)q.ue usan
los registros B y G o D y E para direccionaraien^
to a memoria.
DIRECCIONA MIENTO INMEDIATO.- En este tipo de di_
reccionamiento,las instrucciones no hacen refe,'
rencia a la memoria,sino que la instrucción con
tiene el dato.
DIRECCIONAMIENTO POR EL STACK POINTER.- En el que
las localiaaciones de memoria pueden ser direccio
nadas por medio del Stack Pointer.
1,2.2.- MICROPROCESÁDOR MOTOROIA 6800
DESCRIPCIÓN GENERAL.- La figura 1.14,muestra un
sistema microcoraputador M6800,con una ROM de 10
24 bytes,para el almacenamiento de instruccio_
nes y tablas permanentes de datos,128 bytes de
una RAM,para el almacenamiento temporal de da
tos,y dos interfases de E/S(9)»así como un rao
dem para comunicaciones,y la unidad de micropro
cesamiento(MPU) MC6800.
MC.66OO
Micoopftocroto^
i
4
i
r •+
>••--•—
P-
MCM 663O
ROM
MCM 6 6¿O
RAM
MG 6 3 £ O
FraiPHCRAuíivre-ttF«AaSADAPTPTB
MC68SO
JNT-B-O.TA3C«BA-^rctz.
Mc*5*0
Fig.1.14-- Pequeño sistema microcomputadorM6800.
la figura 1 * 1 5 , 2 6 una representación simbólica
del microprocesador MC6800,en el cuál se puede
apreciar el control y los buses de Ínterfas e*
Los buses de datos y de direcciones operan a
niveles estándar TTL. La selección de varios pa
quetes de memoria o de E/S es realizada por el
estado del bus de direcciones solamente,simpli_
33
ficando considerablemente los controles requerí
dos por el bus. ;
£>?t,
A
1 1 1 1 1A CU /I U LA Do* A
«ees/ 5 reo
PcJA/TERO DEL 5TAC/c:
HIT VR^ WIA. 3BP5 "" 4$v
Fig. 1*15.- Representación simbólica del
microprocesador MC6800
La familia M600 ha sido diseñada para alcanzar
varias metas en la arquitectura del microcorapu
tador,como son;
- Minimización de los componentes requeridos.
- Minimización de paquetes de soporte requerí
dos.
- Simplicidad de interfase.
- Simplicidad de requerimientos de poder.
UNIDAD DE MICROPROCESAMIENTO(MPü).- El MC6800,
es un microprocesador de 8 "bits,que es la encar
gada del proceso central y control(GPU) de la -
familia motorola M6800. Este es compatible con
niveles TTL,requiriendo solamente 5V de fuente
de poder,sin necesidad de dispositivos externos
para interfase de bus.
34
Con ésta unidad,es posible un direccionaraiento
de 64Kbytes de memoria,con sus 16 líneas de di_
recciones. El bus de datos es bidireccional,así
como de tres estados,con 8 bits,haciendo direc_
cionamiento directo a. memoria y aplicaciones de
multiproceso.
Las características principales del MC6SOO son;
- Proceso paralelo de 8 bits
- Bus de datos bidireccional
- Bus de direcciones de 16 bits
- 72 instrucciones-longitud variable
- Siete modos de direccionamiento
- Longitud variable del Stack
- Veator de interrupciones con posibilidades .
de deshabilitación.
- Interrupción separada desabilitable,con re
gistros internos protegidos en stack.
- Seis registros internos - 2 acumuladores,re_
gistro índice,contador de programa,puntero -
de stack,y registro de condición de código.
- Direccionamiento directo a memoria(DMA)7 ca
pacidad de raultiproceso.
- Frecuencias de reloj hasta 1 Mhz.
- Interfase simple de bus
- Capacidad de ejecución de HALT e instrucción
simple.
La figura 1.l6,es la de asignaciones de conecci
55
ones del circuito MC6800,con sus respectivas pa
tillas,£é5
i 1 T I 1
4IV
>
20
TRO.¿ U I I U I 1UI1
Fig.1.16.- MG680Ó,asignación de patas.
MODOS DE DIRECCIONAMIENTO.- El microprocesador
MC6800,tiene siete modos de direccionamiento ,
que pueden ser usados por un programador.
DIREGCIONAMIENTO DE ACUMULADOR.- Con este direc
cionamiento,el acumulador A o el acumulador B
son especificados»siendo las instrucciones de
un "byte.
DIRECCIONAMIENTO INMEDIATO.- El operando es conté
nido en el segundo byte de la instrucción , ex-
cepto para dos instrucciones(LDS y LDX),que tie-
nen los operandos en el segundo y tercer byte de
la ins truc cion.
DIREGGIONAMIENTO DIRECTO.- La dirección del ope_
rando es contenida en el 2- byte de la instrucci
ón ,permitiendo accesar directamente a los 256 -
bytes roas bajos de la memoria (O - 255) »siendo
una RAM en la mayoría de configuraciones. Utili
instrucciones de dos bytes.
DIBECCIONÁMIENTO EXTENDIDO.- La dirección conté,
nida en el 2¿ byte de la instrucción, es usada-
corno los 8 "bits MSB de la dirección del operan-
do. El 3- byte sirve como los 8 bits LSB de la
dirección del operando. Esta es una dirección-
absoluta en memoria,necesitando la instrucción
tres bytes.
DIRECCIONA MIENTO INDEXADO.- La dirección conté-Om
nida en el 2- byte de la instrucción, es sumada
a los 8 bits mas bajos del registro índice, en
la MPÜ. El carry(llevo),es entonces sumado a
los 8 bits MSB del registro índice,cuyo resulta
do direcciona la memoria. La dirección modifica,
da esta contenida temporalmente en un registro
de dirección,no cambiando así,el registro índi-
ce. Se necesitan instrucciones de dos bytes.
DIRECCIOHAMIENTO IMPLÍCITO.- La instrucción da
la dirección ,necesitándose instrucciones de un
byte.
DIRECCIÜNAMIENTO RELATIVO.- La dirección conte-
nida en el 2- byte de la instrucción,es sumada
a los 8 bits LSB del Contador de Programa,mas 2,
el Carry entonces, se suma a los 8 bits MSB , lo
grándose direccionar en un rango de -125 a + 129
bytes de la instrucción presente. Se necesitan-
inetrucciones de dos bytes.
37
CICLO DE TRABAJO.- En la figura 1.17, observamos
el diagrama de flujo de trabajo del MC6800, cuya
secuencia empieza al utilizar la entrada fiESET ,
que ejecuta una rutina que inicializa el procesa
dorólas dos últimas localizaciones(PPPE , PFFF)
en la memoria serán usadas para cargar el progra
ma,que es direccionado por el Contador de Progra
ma. Con HALT en ( l low",toda actividad se detendrá
al final de una instrucción. Para asegurar una -
simple operación de instrucción,1a línea HALOJ de
be ponerse en "high" para un ciclo de reloj 01.
C RE S E T
• r-STA.RT SEOOENCE.
FFFE , F F F F
Pig. 1.17.- Diagrama de flujo de trábalodel MC6800.
Las entradas THT y SMTf son lineas de interrup -
ción de Hardware, que son maestreadas durante 02
y empezará la rutina de interrupción sobre el 01
siguiendo la terminación de una instrucción.
Si no se producen interrupciones debido a IRQ y
MT,o si la máquina no se encuentra en HALT, em
pesará la búsqueda de instrucción y su posteri-
or ejecución.
LECTURA Y ESCRITURA,- Hay muchas diferentes con
figuraciones de sistemas que utilisan el MC6800
eon memorias que no son parte, de la familia M6
800.
El MC6800 usa dos " non-overlapping clocks" (10)
para la ejecución del programa por la MPU, la -
figura 1.18, detalla las especificaciones y re-
querimientos de reloj para la familia M6800;los
relojes pueden ser sostenidos en un estado por-
un máximo de 5 microsegundos, sin pérdida de la
información contenida en los registros dinámi -
eos»
Las figuras 1.19 (a) y (b),muestran los tiempos
para lectura y escritura. Como puede verse,du, -
rante #1 las líneas de control(adressTR/W y VNA)
son válidas sobre el bus del MPUfy durante (¿2 ,
los datos son transferidos entre la MPU y memo
rias y periféricos.
El tiempo mínimo de ciclo es 1 microsegundo, y
39
rilr-J
1
11
1 1
-P
td -*-
V I H C \ o \°vÍ2 \
VILC
CHAR
»• — ' j
^_PWOH_J U-tf1 ¡^
4/ov \J^IL . ^ L, - JL
iVQS
f\S* *X7~ VQS '
« 7 i
• i] V n q
1 A/\" / \ — '/ v , \ V IHC MIN
¡/ / W -~Vos :^^ -4- —TOS ;. — td
O V E R S H O O T ¡
H h-TosV ' . .
tr_J [^_PWOH . ^j |; M \ ^ — W I L C """\^__ VQS
U N D E R S H O O T
ACTERISTIC SYMBOL MIN TYP MAX UNITS
Input High Voltage 0 1,02 VIHC VCC-03 — VCC+0.1 VdcInput Low Voltage 0 1,02 VCLC VSS-0.1 — VSS+0.3 Vdc
Clock Overshoot/Undershoot VOS _ VdcInput High Voltage VCC-O.5 V G G = o . 5 VdcInput Low Volatge • SS-0.5 SS+0.5
Input Leakage Current ¿1,^2(VlN = 0 t o . 2 5 V , V C C = MAX) ! Ití — 100 ua
Capacitance(VIN = 0, TA =25°C, F = l.OMH ) CIN 80 120 160 pf
Frequency of Operation f 0.1 l.o HHz
ClocK Timiting
Cycle Time tcyClock Pulse Wldth
(Measured at VCC-o.3 V )0 1 PWO
0 2
Rise and Fall Times ^ 1, 0 2 tr
(Measured betweenVSS + 0.3 and VCC-0.3V)
Delay Time or Clock Overlap
(Measured at VOV = VSS + 0.5 V)
Overshoot/Undershoot DuVation
Clock High Times
c l.o 10 us
H 430 4500 ns
450 4500 ns
,tf 5 50 ns
td 0 9050 ns
tOS 0 40 ns
tUT 940 ns
40
/j'-Vcc-O.SV
j)i«tecio*J
J?.oV .
J&AroS J>£6Z)£.
0.3 V
TASR
TVSC, fr
o rí/í*Pttuco&
. t c
\
. o.vv
J)>Tot /voVAÍ./Í>06
+i
(a).- Lectura de datos desde memoriao periféricos
-DL O/C.LO
,-Í^c
iltóCCJoW J.c
J.flV
VrlA
ÍA,TOÍ>3>tAí>£ r \Pü
\r
TASR.
TASC
Twsc
2 . M V _tr
S.oVO.ev
TH
-Ttri
HO
.^•4V
-o.vv
("b).- Escritura de datos desde memoriao periféricos
Pig.- 1.19.- Tiempos para lectura y escritura
41
]las señales de control son válidas 3<JO nanosegun
dos después de la subida de ^l(0)ASB¡tlASCf TVSC).
Durante un ciclo de lectura,los datoá aeran va
lidos sobre el bus de datos ,100 nanosegundos —
(TDSU) antes de la bajada de (¿2,permitiendo 575
nanosegundos de tiempo de acceso a memoria o pe_
riféricos(íACC),asumiendo un tiempo de subida -
(tr) de la forma de onda del reloj de 25 nanose_
gundos*
Durante un cielo de escritura,los tiempos son '--
los mismos para las señales de control;la MPU -
ubica los datos a ser escritos,sobre el bus de-
datos dentro de 200 nanosegundos(TASB) después -
de la subida de $2,y sostendrá los datos váli
dos por un mínimo de 10 nanosegundos(TH) despu
es de la bajada de $2. Esto produce un mínimo. -
de 280 nanosegundos(470+10-200)de datos válidos
(TDATA VALID) disponibles para ser escritos en
memoria o periféricos.
42
1.3.- TIPOS DE INTERNASE DE SISTEMAS ANÁLOGOS COH
MIGROPROCESA DORES.
Existen varias formas de configuración para un sis
tema de adquisición de datos,y dependiendo de ésta
forma,el costo,la velocidad del sistema,su precisi
<5n y su potencia varían.
Entre éstas diferentes configuraciones,existen 3
que son las mas importantes(11):
- Sistema de adquisición de datos con "Direcciona
miento multiplexado en forma aleatoria de canal"
- Sistema de adquisición de datos con "Conversión
en paralelo11.
- Sistema de adquisición de datos en forma "Multi
plexada con memoria".
1.3.1.- DAS CON DIRECCIONAMIENTO MULTIPLEXADO EN TORNA
ALEATORIA DE CANAL.
La figura 1.20,muestra un diagrama de la configu
ración de un DAS de éste tipo,para 16 canales» y
para el cuál se requieren;
- Multiplexer analógico de ,16 canales
- Un circuito Muestreador/Retenedor(S/H)
- Un convertidor analógico/digital de 12 bits
- Circuitos Drivers de tres estados
- Circuitos de control lógico y señales de ein_
cronismo.
- Comparador de direcciones
- Software complejo
Fig.1.20»- LAS con direccionamiento muítiplexado en forma aleatoria decanal - 1 2 bits.
En este tipo de configuración, se conmuta en un -
tiempo,una señal analógica,hacia el circuito S/H
el cuál se encarga de seguir su trayectoria has
ta cierto momento,en el cuál,por medio de una se
nal de control(Hold),almacena el valor de la se'-'
nal en ese instante(toma una muestra),para pos
teriormente digitalizar ese valor por medio del-
convertidor (A/B).
Este DAS,opera en"modo de comando",por el cuál
el computador espera por los datos una vez que -
la conversión empieza.
La secuencia de operaciones para el modo de co
mando son:
1).- El computador direcciona un canal específl
co.
2).- El multiplexer análogo selecciona el canal
deseado.
P«OCE£>.
3).- El S/H adquiere y agarra la señal analógi_i
ca.
4)1--El convertidor A/D digitaliza la señal, de
volviendo una señal KEADY al computador, -
después que los datos son puestos en el
bus de datos,por medio de un "Three-state
"bus drivers".
VENTAJAS Y DESVENTAJAS.- Esta forma de DAS tiene
algunas ventajas como son;
- Simplicidad,porque no necesita un Hardware ..-?•
complejo.
- Bajo costo,porque solo utiliza un convertidor
A/D,que viene a ser el circuito más caro en -
el mercado.
Pero tiene ciertos inconvenientes que no pueden
resolverse en este tipo de LAS,como son;
- El computador entra en WAlT(modo de espera)
- La velocidad de conversión,o la disponibili
dad de datos para el computador,viene a ser
lenta,debido a que el computador manda el co
mando para que realice la conversión.
En el primer caso,cuando el computador entra a -
WAl2?,se desperdicia un valioso tiempo de computa
dor,debido a que un procesador necesita disponer
del mayor tiempo posible para el tratamiento de
los datos,lo cuál puede conseguirse,sólo si es-
que el computador tiene acceso a los datos como
1.3. 2.-
si fuera una memoria,
Por otro lado, la disponibilidad de datos es muyi
lenta, lo cuál incrementa el tiempo de WAIT,debi/
do a que los datos nunca están listos.
DAS CON CONVERSIÓN EN PARALELO
La segunda importante configuración de un DAS ,
es la configuración con conversión en paralelo,
como en la figura 1.21, que elimina el problema
de entrada del computador a modo de espera.
Pig.- 1.21.- DAS con conversión en paralelo16 canales.
Este sistema contiene:
- 16 convertidores A/D
- Decodificador de direcciones
- Control simple
Softv/are simple
El sistema debe convertir continuamente los va
lores analógicos,debiendo permanecer en la sali
da los datos convertidos(las salidas se encuen
46
tran puestas en paralelo sobre el "bus de datos),
hasta que la transferencia de los próximos datos
convertidos sea completada,logrando de esta mane
ra que los datos estén siempre disponíales para
que sean leídos por el "bus de datos, excepto en r
el corto tiempo que transcurre cuando los datos
son actualizados.
En un DAS como éste,donde no se usa S/H,la con _
versión tiene que ser rápida,y debe tener lugar
en el tiempo que toma la señal de entrada en cam
Mar por - 1/2 LSB, o por una parte en 2n , don
de n es la resolución en bits.
Debido a ésta limitación en tiempo, que prodúce-
la no utilización de un S/H,los sistemas de con
versión en paralelo,pueden procesar solamente ba
jos anchos de banda,o lo que es lo mismo,servirí
an para el control de procesos bastante lentos.
Para evitar ésto,obviamente la solución es utili
zar circuitos S/H,antes de cada uno de los con---:
vertidores A/D(16 S/H),pero así,los costos pue—
den fácilmente duplicarse,no sólo por la incorpo
ración de los S/H,sino también por el incremento
de la velocidad de conversión.
VENTAJAS Y DESVENTAJAS.- Este tipo de conversión
incorpora algunas ventajas respecto al anterior;
como son;
- La disponibilidad continua de dato.s para el -
computador,que de ésta forma,no pierde tiempo
de procesamiento,siendo el acceso -de datos,in
mediato y simple.
- Simplicidad en el diseño de los circuitos de
control*
las desventajas principales radican en:i
- El procesamiento de "bajos anchos de "banda,que
permite sólo el control de procesos lentos.
- El costo prohibitivos! se incorporan circui_
tos S/H.
1.3.3.- DAS EN FORMA MULTIPLEXADA CON MEMORIA
Esta configuración requiere;
- 1 convertidor A/D
- 1 módulo S/H
- 1 multiplexer análogo
- Circuitos de control complejos
- Una memoria Lectura/Escritura(R/W)
- Software simple.
Esta forma de DAS permite una interfase al com',.
putador,sin ningún período de espera,siendo el
acceso a los datos vía la memoria ,rápido.
Este último sistema,puede ser implernentado usan
do la memoria principal del computador o micro
computador,en lugar de una memoria adicional, pe
ro al escribir en la memoria principal,se está
48I
desperdiciando tiempo de maquinadlo cuál no es -
conveniente. En cambio,utilizando una memoria —
auxiliar,logramos que los datos analógicos con-é
vertidos de todos los canales,estén disponibles
en forma permanente para los requerimientos del
computador.
A diferencia de la situación en los sistemas de
conversión en paralelo,en los sistemas múltiple
xados con memoria(figura 1.22),los anchos de ban
da y la razón de transferencia de datos,son limi
tados principalmente por los tiempos de operaci_
ón de los S/H y convertidores. Este sistema, tie;_
ne sólo un leve aumento respecto al costo por ca
nal,que en el sistema de direccionamiento aleato
riojcon lo que éste DAS,permite que el computa--
dor opere eficientemente.
CoMr/zot. A/
^etxT£Si£o«
Pig.1.22.- DAS en forma multiplexada conmemoria de 16 canales - 12 bits.
4.9
i iEste tipo de configuración,es probablemente el *-.
mejor camino(eosto-efectividad) q^ué provee una -
interfase de acceso de datos inmediata al proce_
sador.
Al obtener datos, el procesador direcciona el p.e
riférico del DAS,como si estuviera accesando a -
memoria principal. Los últimos datos válidos es-,
tán siempre presentes dentro de la memoria del -
DAS,que está actualizada , ead'a- ci-erto , tiempo,q.ue
depende especialmente del multiplexer,S/H y de 7=.
la velocidad de conversión.
C A P I T U L O I I
DISEÑO
DISEÑO
2.1.- ESPECIFICACIONES
En la sección 1,3,analizamos diferentes tipos de
interfases con sistemas análogos, en "base a lo cu_
al, se ha determinado que la mejor configuración -
costo/efectividad-,es la del "DAS multiplexado -
con memoria auxiliar". Este sistema, desde el pun
to de vista del procesador,constituye una memoria
tipo ROM.
Dentro de las consideraciones de diseño del DAS,-
se han especificado ciertas condiciones a cumplir
se,como son las características de transferencia,
y la entrada y salida»
2.1.1.- CARACTERÍSTICAS DE TRANSFERENCIA
THROUGPUT RATE.- Ss la más alta frecuencia al -
cuál un DAS puede convertir un valor analógico.
En la determinación de esta frecuencia se inclu
yen,los^tiempos de retraso del multiplexer y —
del S/H.
Para el diseño se ha impuesto,que el valor de -
ésta expresión, debe permitir el procesamiento -*
de señales que abarquen -como mínimo- la gama -
de las señales de audio(20 - 20000 Hrz).
RESOLUCIÓN.- Es el número de "bits sobre la en_
trada o salida de un DAC o ABC, Si el número de
estados discretos es igual a 2 , n es la resolu
ción. El DAS se diseñara con 8 bits,debido a --
52
que los microprocesadoree MG6800 y 8080 traba _i
jan con palabras de 8 bits,
NUMERO DE CANALES.- Es el número de señales que
serán raultiplexadas para conversión. Para nues^
tro propósito debería ser posible utilizar-8 ca
nales multiplexados en forma secu.encial,pudien_
do también seleccionarse en forma manual cada -
uno de ellos.
2.1,2.- CARACTERÍSTICAS DE ENTRADA Y SALIDA
ENTRADAS ANALÓGICAS.- Deben ser 8 entradas en -
el rango de ¿ 10 V.
SALIDA DIGITAL.- La salida digital para cada ca
nal,será establecida direccionando la memoria -
auxiliar del DAS,desde la unidad procesadora --
central. El valor digital estará codificado en
complemento de dos complementado (CTC),debiendo
ser sus niveles compatibles para un acoplamien_
to directo con los microprocesadores.
2.2.- DIAGRAMA DE BLOQUES
El diagrama de bloques preliminar de diseño,se mu
estra en la figura 2,1,en el cuál,el bloque A es
el único que trata con señales analógicas,y es el
encargado de conmutar,adquirir y convertir a digi
tal un cierto valor analógico para cada canal, y
que será almacenado en ese mismo orden,en una pa
labra de la memoria auxiliar(bloque B),hasta que
eEntradas
Analóg[cas.
MULTIPLEXADOAIXXJISICION YCONVERSIÓN
INTERFASE
DE LECTURADESDEELPROCES
CONTROL
COMPARADOR DE
DIRECCIONES -E
INHABILITACION DEESCRITURA
11g. 2.1.- Diagrama general del DAS
'éste valor digital sea nuevamente actualizado.
Los bloques B , C , D y E son exclusivamente digitale§
operando a niveles estándar TIL.
El bloque G constituye la sección de control,que -
sincroniza el trabajo del DAS,mientras que los blo
ques D y S analizan la posibilidad de escritura y
lectura simultáneas en memoria,así como el acceso
a memoria desde el procesador,respectivamente.
54
2.3.- DESCRIPCIÓN DE LOS MÓDULOS UTILIZADOS ,
En esta sección describiremos cada uno de los "blo-
ques, excepto el bloque O,que lo dejaremos para la
sección siguiente.
2.3.1.- BLOQUE A
Consta de tres circuitos(figura 2 . 2 ) que son:
- Multiplexer análogo (MUX)
- Circuito muestreador/retenedor (S/H)
- Circuito conversor análogo/digital (ADC)
U* Lo Af^fALoCt"
oor
f?ux
Aa ¿i Ao4 i <
1 -i
frCflíai.C**ALsJ
IN •UT
S/H
j i
HtsretJl**
CAMA
^
CJ\
'
M
ADC
¿ k
SAÜPA
IWÜÍ/XW.
pe
Seixccf'o/T
c/« cana/
MjTa/ de.
control
STA7V.S
JMfí)5 ^
Aíarío«/A
Pig. 2.2.- Diagrama del bloque A
2.3.1.A.- MULTIPLEXERS ANÁLOGOS.- Son circuitos que se -
leccionan una de N entradas se señales analógi
cas,transmitiendo esa señal a un canal de in -
formación único. El esquema básico se muestra
en la figura 2.3 ,
4x -\foiiT
55
Fig. 2.3.- Esquema "básico de unmultiplexer análogo
Los switches universalrnente usados en LAS, son
de tipo JFBT o CMOS. Actualmente se utilizan
multiplexers integrados en un solo chipólo -
que permite rápida velocidad de operación,espa
ció mínimo, larga vida de operación,"buena con—
flabilidad,etc.»
Uno de los más importantes requerimientos de -
un multiplexer,es que éste opere sin introdu -
cir un error inaceptable,a una velocidad acor_
de con los requerimientos de muestreo. Debido
a que su transmisión no es ideal,es tos intro_
ducen errores dinámicos y estáticos en la tra
yectoria de la señal seleccionada,esto incluye
fugas através de los switches,acoplamiento de
las señales de control en el camino analógico,
e interacción con la fuente,etc,(12).
Para D.C. o condiciones de bajas frecuencias ,
la atenuación de la señal es debida a la resis
tencia del switches, mientras que a altas fre
56
cuencias, es significante la corriribución de
las capacitancias; tales consideraciones vie//_
nen a ser importantes, para aplicaciones que. -
envuelven la conmutación de señales de R.]?.,vi
deo, etc.»
MULTIPIEXERS US ALTO NIVEL »- Son diseñados pa
ra manejar señales de entrada mayores que 1 V.
sin introducir un error significante. Este ti_
po de multiplexer puede operar sobre un rango-
de voltajes de entrada, generalmente entre ^10
voltios.
MULTIPLBXBRS BE BAJO NIVEL .- Sirven para mul-
tiplexar voltajes pequeños, en el rango de los
milivoltios, hasta 1 voltio, requiriendo se muí
tiplexers mas sofisticados, debido a efectos -
térmicos y de interferencia; sirviéndose para
esto, de pares de líneas para cada señal,y u -
sando técnicas diferenciales para remover Cu-al
quier interferencia.
Algunos muítiplexers monolíticos típicos, se
encuentran tabulados en la tabla 2. Batos dis^
positivos aceptan señales de dirección a nivel
TTL, que son codificados en forma binaria para
selecionar el canal deseado.
MANUFACTURA _
Analog Devices
MULTIPLEXERS S/H
series AD7501 series AD582
National Semic. AH5009,AM2009 , 1*198/298/398AM3705,03)4051. LH0023/43/53GD4052/53
Borr Brown
Latel Sistems
MPC4D/8B/83/16S SHC80
series MXD,MVD SHC-IO,SHM-LM
Tabla 2.-Lista parcial de circuitos auxiliarestípicos para conversión de datos.
ERRORES EN MULTIPLEXERS.- Provienen generalmen
te de dos tipos,errores estáticos y dinámicos.
ERRORES ESTÁTICOS.- Se originan desde fugas en
los switenes,desviaciones offset en la salida
de los amplificadores,y errores de ganancia ,
debido a la resistencia ON del swite ,1a resis_
tencia de fuente,la resistencia de entrada del
amplificador,y la ganancia no lineal del ampli
ficador.
ERRORES DINÁMICOS.» Provienen desde la inyecci
ón de carga de los voltajes de control del swi
ten,de los tiempos settling del "bus común,y de
las fuentes de entrada debido a las constantes
de tiempo del circuito;¿el acoplamiento(cross_
talk)entre los canales of f ,y el canal múltiple
xado,y de las características de asentaraientp-
de la salida del amplificador.
Los errores dinámicos están afectados en gran-
proporción,por la organización del multiplexer
y la disposición del sistema,y puede ser difi/_
cil calcular algún grado de precisión. Una a_
proximada estimación de la magnitud de precisi
ón,es usualmente adecuado para propósitos de -
diseño,
2.3.1.B.- CIRCUITOS S/H.- Se los conoce también como me
morías analógicas,y son circuitos que presen .r-.
tan en su salida,lo que' existió en la entrada,
al momento de activarse una entrada de control
Tiene dos modos de operación:
- SAMPLE,en el cuál el circuito adquiere la -
señal de entrada tan rápidamente como le es
posible,y sigue a ésta hasta que aparesca -
el modo HOLD.
- HOLD,tiempo en el cuál,el circuito retiene
el último valor de la señal de entrada.
Estos dispositivos generalmente tienen como gat
nancia la unidad,y no invierten la señal,sien
do operada la entrada de control con niveles -
binarios estandar.
La figura 2.4,(a),ilustra las formas de onda -
típicas en un S/H,y la figura 2.4.(b),muestra
su disgrama básico.
Este circuito násico,en modo SIMPLE,conecta el
capacitor con la señal de entrada analógica,y
el voltaje del capacitor,que es la salida,si -
gue a la entrada. En el modo HOLD,se abre el -
59
switcn y se aisla el capacitor,permaneciendo cons
tente el voltaje almacenado.
Estos dispositivos pueden ser mas sofisticados,de
pendiendo de algunos factores como pueden ser;
- Precisión de almacenamiento,que está directa -
mente relacionado con los errores de corriente
de los componentes usados,por ejemplo: las per
didas de carga en los capacitores,fugas en los
FEIs si se trabaja en altes temperaturas,etc..
- Estabilidad,para disminuir dentro de cierto —
rango la oscilación,cuando se conmuta de un mo
do a otro.
- El tiempo de adquisición,que para ciertas apli
caciones es necesario que sea mínimo.
- Rango de voltajes de E/S.
ERRORES EN LOS "SAMPLE AND HOLD1'.- Es necesario -
distinguir los errores debido al modo de operaei_
ón(.13).
En el modo SAMPLE:
ERROR OFFSET.- Es el valor, al cuál,la salida se
desvía desde cero,para una entrada cero,' siendo -
una función del tiempo y la temperatura.
ERROR DE LINEALIDAD.- Es la cantidad por la cuál
el trazo de la salida versus la entrada,se desvía
60
de una línea recta.
(a)
Fig.2.4.- Formas de onda y circuito básicode un S/H.
EREOR DE FACTOR LE ESCALA.- La cantidad por la cu
al,1a salida se desvía desde una especificada ga
nancia,q_ue usualmente es la unidad.
La figura 2>5 ilustra estoa errores.
Fig.2.5.- Errores de seguimiento durante elmodo SAMPLE.
En el modo HOLD:
ERROR DROOP.- Es la desviación de la salida en -
una razón aproximadamente constante,causado por
61i
el flujo de corriente a través del capacitor de =.
almacenamiento. Este error puede ser positivo o
negativo.
ERROR FEEDTHROUGH.- Es la fracción de la señal de
entrada que aparece en la salida,causado por la -
capacidad a través del switch.
La figura 2.6 ilustra estos errores.
*>~\. DfiOOP
TV
¿üiy¿vi /¿CAÍ-
Fig.2.6.- Errores en el modo HOLD
Todos estos errores pueden ser disminuidos dentro
de un cierto rango permisible de aproximadamente
0.002 - 0.01?o de PS,sea en el momento de diseño
del circuito,como en los S/H integrados, o por po
tencioraetros externos.
2.3.1.C.- CONVERSORES DE DATOS ANALOGO-DIGITAL .- Producen
una salida cuantizada de una entrada analógica coxi
tinuamente variaole,, por lo tanto,cada código 'de -
salida corresponde a un pequeño rango Q de los va ,
lores de entrada analógica. Un ADG tiene 2n esta
62
dos de salida, y 2n-1 puntos de transición entre -
estados,donde n es la resolución en bits.
La selección de estos dispositivos envuelve no so_
lamente el precio,tamaño y precisión(1#),sino tanK>
'bien otras características como son; resolución,li
nealidad,coeficiente de temperatura,velocidad,etc.
.además debe escogerse entre los métodos de conver_
sión básica,como son:
- Método de aproximación sucesiva
- Métodos de integración
- Métodos de técnicas paralelas
La tabla 3 muestra el tiempo de conversión,para di
ferentes métodos de conversión y resolución.
Tipo deconvertidor
Métodos
de
Integración
Aproximación
Sucesiva
Velocidadrelativa
Lento
Medio
Rápido
Prop. gen.
Alta perf .
Rápido
alta vel .
ultra rap.
Tiempo de Conversión
8 bits
20 ms
1 ms
0. 3ms
30 s
10 s
5 s
2 s
0.8 s
10 bits
30 ms
5 ms
1 ms
40 s
15 s
10 s
4 s
1 s
16 bits
40 ms
20 ms
5 ms
50 s
20 s
12 s
6 s
•2 s
Tabla 3.- Tiempos de conversión para diferentesmétodos de conversión y resolución
63
La figura 2.7 ilustra la función de transferencia
de un ADG ideal de 3 b i t s ( l5 ) .
1 ) 1 .<Q
íü ""1o 100 -
*5t
tío
.-3Ou
F6i FUtL ÍCALÍ /
rCOWÜO DtL
V ' rutfro ^«. ^ *" TAÁH*it*,tJ
1 « Q *— AHAÍOC.IC*
tf
^
/
' 1 1 1 1 ,— 1— —1 + 1 . , -|
Eig.2.7.- Punción de transferencia de un ADGideal de 3 "bits.
Q es la diferencia analógica entre los puntos de
transicióntrepresentando la más pequeña diferen_
cia analógica que el convertidor puede resolver.
Para un ALO ideal, Q=FSR/2n,donde FSR^ull Scale
Range)es la diferencia entre el máximo y el rníni
mo valor analógico. Q también es referido como un
LSB(bit menos significante),ya que éste represen_
ta el mas pequeño cambio de código que el conver_
tidor puede producir.
En un AJDC,la salida nunca alcanza la escala com--
pleta,debido a que PSR es un valor nominal,que
permanece igual cualquiera sea la resolución, por
lo tanto,1a máxima salida es un bit menos que el
indicado por FSR,ya que el cero analógico,es uno-
de los 2n estados del convertidor.
La tabla 4 resume las características de un ADC
ideal,para las resoluciones mas comunes.
titsoiutrioN
C/O
V
6
s
ÍO
u14
(6
EST*ttó
CaO
f6
6V
,2.56
(0.24
4036
I61S4
65556
PE5o BJWAH/o
Ca-0
O. O 6 5
o.o (540.00391
0,000177
o .oooavv
o-oooof i i
Q.OííoO íS3
Q PAftA
FS=10V
0-6-25V
0.156^
39, l-nj/
3-?é»)/
a.vwwi/
6/O^Ul^
•fja^i/
RCUM:IO»J
í*fll£mtüTKr '
5V.9
Ví-9
38-9
7Í-0
83.0
35. -f'
ío?-1
R«NúeEJWArtlMiCdfa>
2V.4
36. /
^P.3
ío-a
T^.5
SV.=>
3¿-3
rtoy/f/A-ÜUDA PASÍPS^foV
9- 3750
3-8440
3.3603
3, 39 03
9-397Í
3. 9334
3- 339í
Tabla 4.- Resumen de características de unconversor de datos ideal
Debido a que un conversor de datos no puede distin
guir una diferencia análoga menor que Q,un ADC tie
ne siempre un error irreducible,que es la incerti
dumbre o ruido de cuanti2ación. Por lo tanto,la sa
lida en cualquier punto,puede tener un error de -
Q/2 ,que no puede ser eliminado,porque este error
es parte inherente del proceso de conversión.
ERRORES EN U tí ADC.- Un ADC no ideal,presenta vari_
as desviaciones a partir de la función de transfe
rencia ideal,que incluyen errores offset,de ganan
cia y linealidad,apareciendo simultáneamente en cu
65
alquier conversor de datos dado,y que cambian con
el tiempo y la temperatura.
ERROR OFFSET.- Es definido como el valor analógico
por el cual,1a función de transferencia no pasa a
través de cero,y es especificado en milivoltios o
en porcentaje de FSR(Fig.2.8.a).
ERROR DE GARANCIA,- Es definido como la diferencia
en valores de FSR,entre la función de transieren -
cia ideal y la actual,cuando el error offset es ce_
ro. El error de ganancia es expresado en porcenta
je o en LSBs(Fig.2.8.b]u
ERROR DE LINEALIDAD,- Es definido como la máxima -
desviación de la función de transíerencia,desde —
una línea recta entre cero y FS,este es expresado
en porcentaje o en LSBs.
Existen dos tipos de errores de linealidad y son:
- Error de linealidad integral,debido a la curvatu
ra de la función de transíereneia,resultando en
una desviación desde la línea recta ideal (Fig.
2.8.c).
- Error de linealidad diferencial,que es la canti_
dad de desviación de cualquier cuantum Q del va_
lor ideal,o sea la desviación en la diferencia -
análoga entre dos códigos adyacentes,desde el va
lor ideal de FSR/2n (Fig.2.8.d).
66
eSft-trJ JSaxo*.
í Ho..
** <*4-b-4 ͣ?D..
^ OÍÍ-.
N* PÍO..Q
^ tfe-1-lí?
ll
O.
•(«..
4o t
^ 4»• "-f
•5 íW..
' '/*• q(il*-*a
Pig.2.8.- Errores en un ADO no ideal
La mayoría de convertidores tienen actualmente po
sibilidad de eliminar o disminuir los errores de
ganancia y offset,por medio de potenciómetros ex
ternos de ajuste* Los errores de linealidad en —
67
cambio no pueden ser eliminados por estos medios,
solamente es posible reducirlos,ejecutando una ru
tina de corrección,sobre los datos usados en el -
computador.
2.3.2.- IMPLEMENTO ION DEL BLOQUE A
El bloque A,ha sido implementado con los siguientes
circuitos de gran integración de la firma Burr-B:rown:
. Multiplexer /MPC8L
. Sample and Hold/SHC80KP
. Conversor análogo-digital/ADC82AG
Estos módulos han sido escogidos por varias razones,
como son;
a) Cumplen con los requerimientos de diseño
b) Ofrecen conflabilidad y posibilidad de ajuste de
errores.
c) Permiten señales de control a niveles TTL.
d) Requieren espacio mínimo.
e) Permiten acoplamiento directo entre ellos.
f) Bajo costo.
La figura 2.9 ilustra el bloque A»diseñado en base a
los circuitos escogidos,y su configuración permite:
a) Rango de entradas analógicas de - 10 V(20V FSR)
b) Resolución de 8 bits.
c) Ajuste de errores offset y de ganancia de + ~\% de
FSR máximo.
6811
d) Througput Rate de hasta 83.3 Khzi "t
La forma de operación es corno sigue;
a) Se pone una dirección para seleccionar un cierto
canal,utilizando tres lineas:AQ,A^,A2»
b) El canal direccionado se conmuta,y después de un
tiempo de retrajo,igual al tiempo de conmutación
ON(t ),mas el tiempo de asentaraiento(Settling -
time),la señal analógica aparece en la salida —
del raultiplexer con un error del 0. 1?á(20mV).
c) Este momento el S/H comienza a seguir a la entra
da,necesitándose un tiempo igual al tiempo de ad
quisición,antes de que en su salida aparezca el -
valor de la entrada con un error del 0.196, para un
paso máximo de 20 voltios,pudiéndose retener en -
éste momento la señal,
d) Comienza la conversión,necesitándose retener el -
valor analógico un mínimo de 2,8 microsegundos.
e) Después de aplicarse una señal de control de con__
versión de mínimo 50 nano segundos,.el proceso de -
conversión de datos dura 2.8 microsegundos en el
ADC,cuando se utiliza el reloj interno del conver
sor. Los datos convertidos permanecen en la sali_
da en forma digital(pudiendo obtenerlos en forma
paralela o serial),hasta que nuevamente se produce
una conversión.
Los tiempos HOLD y SAMPLB estarán dados por:
69
O? = t.apertura(S/H)+t.conversión+t.nueva direcciónHold al MUX+Switchlng time+Settling time.
T = 4 0 nseg.+ 2,8 microseg.+ 60 nseg j+ 0.5 micro-Hold seg.+ 3 microseg,
TTT n ,= 6.4 microsegundosHola
TSample= 5.6microsegundos.« t,adquisición S/H•i
Througput Rate»= * B3.3(b ,4+5.6)micseg
AO/JJ. -p
Pig. 2*y . - Diseño del "bloque j\ocircuitos de gran integración.
70
A continuación (.Fig. 2»10; se ilustra el diagrama de
tiempos para el "bloque A.-I3JIHJ
Pig. 2.1Ü.- Diagrama de tiempos del "bloque A
CALJ.BEIAG10N.- Se ha implementado elementos externos de
ajuste.con el fin de reducir errores, den tro de un mar
gen aceptable.
En el S/H se ha conectado un potenciómetro de 4.7 Kohms
para ajuste de error offset,según las especificaciones
dadas por el fabricante.y que permite reducir este e
rro;c en forma experimental.
Interiormente al ALO se ha implementado un potencióme-
tro de ajuste de error offset,para reducirlo en forma
experimental según especificaciones del fabricante,de
la siguiente manera;
1M.ÍL
71
-H5V
OfFSCT
-I5V
ALiMEN'íACiON.- El "bloque A ha sido diseñado utilizan
do circuitos CMOS,cada uno de los cuales requiere un_.
cierto voltaje de alimentaciones!:
- Multiplexer, - 77 a ± 20 7 ; 15 mW
S/H , - 15 7 ; ± 20 mA
ADC , - 15 7; ± 20 mA y + i> 7 ,80 mA
Por lo tanto,se ha especificado tres fuentes de ali-
mentación para el "bloque A» así;
- 15 V , - 41
5 V , + tíO mA
Con el fin de desacoplar la fuente y operar el cir-
cuito con un mínimo de ruido, se ha imple mentad o —
condensadores de desacoplamiento,entre cada fuente
y Tierra.
72
SALIDA DK ZATOS Y uODlJí'lUAUIOÍL- La salida de los da-i
TOS convertidos en el ADC, puede ser realizada en dos-
formas:
- Salida serial
- Salida paralela
La para 21 del ADC permiTe obtener el daxo convertido
biT por biT,en forma serial,apareciendo el bit mas —
significativo primero,que ocurre solamente durante la
conversión.
La salida de datos en serie está sincronizada al re—
loj interno del ADC,como se indica en el siguiente —
(Fig. 2.11) diagrama de tiempos.
COMflMO
ThfCM'P"' P "k i
CoWUEi3.Sl ON II n
BIT a
U
Fig.2.11.- Salida serial de datos del ADC
La salida de datos en serie puede ser codificada,uti_
lizando dos códigos: el CSB(Complementary Straight Bi
nary) y eOB(Complementary Offset Binary).
La salida de datos en paralelo utiliza las patas 4 a
11,donde el "bit MSB,puede obtenerse complementado des
de la pata 12,pudiendo ser codificada en COB o GTC —
(Complementary Two ' s Gomplement)para señales bipola_
res.
La tabla 5 describe el bit LSB,los valores de transi-
ción y definición de código para cada posible rango -.
análogo de señal de entrada al AD082AG-*
SALIDABINARIA
m/izJ>t6tú> WACIO/O í>¿.
CoüíGo .
UN <B¡r rifcNos
5\GtfJÍF |"¿A M T¿
VALORES re. TRANSIÓ';;-
ooo oo/***
RANao 3>E VOLTA3ES 1)E £NT»AÍ>A V VALORES LS 8
cono''
FS R
v?= s
tiíd Solé
i«C06
ere*
30V
«.13THV
¿
O
-iQi/4- i usaa
Í5V
C O S
.ere'
íoy
W.ofiwV
o-5V4-Í U>Í3
a
>5V
COS
cr
CTC"*
5V
l^.53mv
a
O¥.5VJ^ LSB
3
—
C5B"
3<l.D6Tt\
4 10^-3 L50a
-f-51/
0 4- -t £.59
O o 4 3^
w-xc ss
£V
i
a
Q a -f 2OV
«•*C S &
^B.WTnS/
•/• to v*
CO& =
Tabla 5.- Voltajes de entrada, valores de transiciónvalores LSB, definición de códigos para elADC82AG.
74
2.3.3.- BLOQUE B
Forma lamemoria auxiliar del DAS,para el alrnacenamien
to temporal de los datos analógicos digitalizados.
Este "bloque está constituido por:
- Circuitos de almacenamiento,donde se escriben los
datos.
- Compuertas de direccionamiento y habilitación de -
lectura y escritura.
Su organización desde el punto de vista del DAS,- re
quiere que sea del tipo RAM,necesitándose 8 palabras
de 8 bits para almacenar el dato de cada canal en --
una palabra de memoria.
CIRCUITOS DE ALMACENAMIENTO.- Para el diseño de la -
memoria, se ha escogido circuitos que permitan,además
de un rápido acceso,la posibilidad de escritura y lee
tura simultáneas,con el fin de que,mientras el DAS es
cribe datos en memoria,el microprocesador en forma in
dependiente lea y procese datos.
Circuitos de almacenamiento que cumplan con este re -
quisito,constituyen los de las series SN74LS670, que—
son circuitos MSI de la £exas Instruments,y trabajan
a niveles TIL»
Estos circuitos permiten:
- Direccionamiento separado para lectura y escritura
simultánea.
75
- Tiempos de acceso rápidos ( típico 20 nseg. )
-Almacenamiento de datos organizados en 4 palabras
de 4 "bits.
-Bxpandible a 512 palabras de n bits.
-Salidas de tres estados.
-Lectura no destructiva.
Cuatro SN74LS670 conectados .en forma paralela de dos
en dos, permiten construir una memoria 8x8 .
COMPUERTAS DE DIRECCIONAMIENTO.- Gomo cada chip
mite un direccionamiento de 4 palabras, es necesario-
implementar circuitos auxiliares que direccionen ñas
ta 8 palabras, o sea tres líneas de direcciones. Ssto
se logra con cuatro compuertas Nand en un chip de la
serie SN7400.
La figura 2.12 ilustra el bloque B,en el que se puej.
de apreciar los datos de entrada a la memoria, prove;
nientes del ADC ,y que están dispuestos en forma para
lela, para que la línea de control de escritura(W.con
trol)habilite la localidad de memoria en la cuál de
be escribirse este dato, en base a la dirección dada-
por Wa , Wb y Wc .
Este dato será, escrito en memoria, sólo si existe un
pulso positivo en W. control. La decodificación de di
rección de escritura y habilitación de localidad se
pueden apreciar en la siguiente tabla de verdad.
76
Al-MIC/30 PROCEDA DO ,
Fig. 2.12.- Memoria Auxiliar del
77
Localidadde
memoria
0
0
1
1
2
2
3
3
4
4
5
5
6
6
7
7
Dirección
Wc Wb Wa
0 0 0
0 0 0
0 0 1
0 0 1
0 1 0
0 1 0
0 1 1
0 1 1
1 0 0
1 0 0
1 0 1
1 0 1
1 1 0
1 1 0
1 1 1
1 1 1
W.
Control
0
1
0
1
0
10
10
10
10
10
1
C I R C U I T O Si
A A 1 B B1
Ne líe Ne Ne
Ne Ne Ebls Bbms
Ne ' N e Ne Ke'
Ne Ne Ebls Ebms
Ne Ne Ne Ne
Ne Ne Ebls Ebras
Ne Ne Ne Ne
Ne Ne Ebls Ebms
Ne Ne Ne N.e-
Ebls Ebms Ne Ne
Ne Ne Ne Ne
Ebls Ebms N e Ne
Ne Ne Ne Ne
Sbls Ebms Ne Ne
Ne Ne Ne Ne
Ebls Ebms N e Ne
Ne - No escribe ningún dato
Ebls — Escribe los 4 bits menos significantes
Ebms - Escribe los 4 bits mas significantes
De igual manera,el bus de datos que lleva éstos al -
microprocesador,es conectado en forma paralela,entre
los chips A A 1 y BB'. La línea de control de lectura-
78
(R.control)permitirá que el dato sea transferido des
de una localidad al microprocesador,sólo si existe -
un pulso positivo. La decodificación de dirección de
lectura y habilitación de localidad se puede apreci-
ar en la siguiente tabla de verdad.
Localidadde
Memoria
0
0
112
2
3
344
5566
77
Dirección
Re Rb Ra
0 0 00 0 00 0 10 0 10 1 0
0 1 00 1 1
0 1 1
1 0 0
1 0 0
1 0 1
1 0 1
1 1 0
1 1 0
1 1 11 1 1
R.
Control
0
10
10
10
10
10
10
10
1,
C I R C U I T O S
A A ' B B '
7, 2 Z Z
Z Z Lbls Lbms
2 2 2 22 Z Lbls Lbms
Z 2 2 ZZ Z Lbls Lbms
2 2 2 Z2 Z Lbls Lbms
2 2 2 2
Lbls Lbms 2 Z
2 Z Z 2Lbls Lbms Z Z
Z, S Z Z
Lbls Lbms Z Z
Z 2 Z Z
Lbls Lbms z 2
2 - Estado de alta impedancia
Lbls - Lee los cuatro bits menos significantes de
salida.
Lbms - Lee los cuatro bits más significantes de sa
lida.
79
Como la memoria utiliza circuitos de tres estados,si-'I
es1a no es accesada desde el microprocesador,su sali_
da estará en el modo de alta impedancia(2 ),
Debido a que la memoria auxiliar permite simultanearen
te leer en una localidad y escribir en o'tra,ha sido -
necesario tomar en cuenta la posibilidad de que en al
gurí momento coincida la misma dirección, tanto para --
lectura y escritura;como enceste caso,pueden leerse -
datos errados o se pueden escribir datos falsos,se ha
implementado el "bloque I) para evitar esto, el cuál lo
analizaremos posteriormente.
Cada circuito SN74LS670 sigue la siguiente tabla de -
verdad,tanto para escritura,corno lectura.
ENTRA ms DEESCRITURA
PA1ABM
Wb
0
0
1
1X
V/a
0
10
1X
Gw
0
0
0n
1
0 1 2(?=D Qo Oo
Qo Q=2> Oo
Qo Gb ®*T>
Qo W° 0°
QO a. <^o
3C?o
(So
6>oGJ--I
Q°
En donde:
ENTRADAS DELECTURA
SALIDAS
Rb Ra Gr0 0 0
0 1 0
1 0 0
1 1 0
X X 1ii i
Q 1 Q2 Q3 Q4üúobí 'JJobj. 'Ajbs Wo ^>H
L O f b i U) 4 02. UJfbj UJ j fa i .
U)i o ] ul 3. t^ W z *> a w^t^
^3°1 Itiiiii ^ao^ tdibb
% í Z í
X es una condición "no importa"
Q=D,las salidas de los 4 flip-flops internos
de una palabra,asumen los estados aplica
dos a las 4 entradas externas de datos.
W o b 1 , e s el primer bit de la palabraO,etc.
80
Gomo se puede apreciar,las direcciones para lectura y!
escritura están dados por Ra,Rb y Wa,Wb respectivamen
te,mientras que la habilitación de lectura o escritu__
ra dependen del estado de Gr y G-w,por lo tanto,si uti
liaamos cuatro circuitos SN74LS670 para formar una me
moria 8x8,es necesario tener tres lineas de direccio_
nes^es decir,una más de las dos yaexistentes,aderaás -
de una nueva línea de control(W,control o R.control).
El direccionamiento para escritura será de la siguíen
te forma;
Wc
0
0
1
1
W, control
010
1
Gw1
1
110
G-v/2
10
11
En donde;
Wc es la tercera línea de dirección(A2) deescritura.
W.control es la habilitación de escritura.
Gw1 y Gw2 son los"Enableupara cada par de -.chips SN741S670 en paralelo paraescritura.
Lo mismo tenemos para leetura,así;
81
Re
00
1
1
R. control
0
10
1
Grl
1110
Gr2
10
1
1
En donde:
Re es la tercera línea de dirección(B2) de -lectura.
R.control es la habilitación de lectura.
Gr1 y Gr2 son los "Enable11 para cada par dechips SN74LS670 en paralelo para lectura.
Estas tablas de verdad pueden implementarse con compu
ertas Nand,así:
Ü)CGwf
ÚL02
Por lo tanto»siempre que exista unpulso positivo para
W.control y R.control,será posible escribir o leer de
memoria,habilitándose uno u otro grupo de chipa en ba
se a Wc o Re,como podemos ver en la figura 2,13 *
2.3.4.- BLOQUi) D
Evita que la memoria almacene o proporcione datos fal
sos,debido a que cierta localidad ha sido direcciona___
da tanto para lectura como escritura. Si esto ocurre
82
se ha dado prioridad a la lectura,con el fin de salvar
los datos previamente escritos,antes que se actualicen
y evitando asi, t iempo de espera para el raicroproceaa—
dor,
Un circuito que trabaje de esta manera,ha sido imple—
mentado usando compuertas lógicas y un comparador de -
magnitud,como en la figura 2.14 •
LU.
Cour/ i, .
Pig. 2.13.- Diagrama de tiempos de la memoriaauxiliar.
83
CAUAL
., , i
R.
5TATÜ6
AoC O M P A R A D O R
fieccLECTURA
4 4
•J
Fig.2»14.- Control de escritura y lectura en
la misma localidad.
De acuerdo a la siguiente tabla de verdad podemos ver
que;,
A=B
0
0
1
1
R. control
0
10
1
W. control
UTA TUS
SONTOS
STATUS
0
Solamente si las dos direcciones son iguales y el
microprocesador manda un pulso de leetura,o cuando la
señal STATUS q^ue viene del ADC es igual a cero lógico,
se inhibe la escritura en memoria.
Este "bloque ha sido implementado en "base a dos compuer
tas AND del SN7408 y una NOT del SN7404. El comparador
es el SN7485,que es un circuito MSI.
Todos estos circuitos son compatibles a niveles TTL,i_
lustrándose los tiempos en la figura 2.15 .
STATUSAI>c
Eig. ¿í. 1!?«- Diagrama de tiempos del "bloque I)
BLOQUE E
Constituye la sección de acoplamiento del DAS con el mi
croprocesador.
Como el DAS visto desde el procesador es una memoria ROM
, "oara accesar a sus datos solamente se necesita;
-- Enviar la dirección de memoria,a través del "bus -
de direcciones,
•- Habilitar las señales de control para lectura.
Este proceso es realisado durante un ciclo de lectura _
del microprocesador, y en el cuál lee una palabra de me
moría. Como los microprocesadores Mb300 y 808U tienen -
1b líneas de direcciones,con posibilidad de acceso a b4
Kbyces de memoria,por lo Tanto,para leer los datos del -
DA-Lj es necesario ubicar la memoria auxiliar,con cierta -
combinación de direcciones que no estén habilitando a -
ninguna otra memoria.
La £igura 2.16 muestra la distribución de memoria deli
microcomputador MEKb800D2,que utiliza un microprocesa
dor MbtíOÜ,el cuál sera usado en forma experimental pa
ra acoplarlo con el DAS.
85
Not Used
JBUG Mon i t o r Prog
Optional ROM
I28 Eytes RAM (JBUG Scrateh)
PIA ( Keyboard Interfase)
PI A >•
Optiopal ROM
or PROM
Optlonal 256 Bytes RA M
256 B y i e a RAM
FFFF
E400 ;l
E O O O '
C800
C O O O
A080
AOOO
8024
8020
8009
8008
8004
6800
6400
6000
O IOO
0000
Pig. 2.16.- Mapa de memoria del MEK6800D2
86i
De igual manera la figura 2.VI ilustra el mapa de di_
recciones y la forma como pueden ser décódificadae --t
las direcciones para accesar a un determinado disposi
tivo de memoria.
DECORTICACIÓN t>E DIRECCIONES
.Diaposnwo
ROM
P*OM
tV,M ££hn*]
*>\f*
ACIA.
PÍA
paoM
umeR
USETf*
Ft*n (U*«r>
ttA,M (üscr1)
SAVl (Ufc-rt
p.AI t1" )
A0DHE32>53
ÉOOO-E3FF
eooo-C3FF
AOOO-A07F
&OZO-8023
8006-8009
&OOV-800T
foOOO-TFFP
^OOO-SFFF
2000-3FFF
0000- 001F
0060-OOFf
QiOO-OHF
0160-OIFF
fr1
1111
1^11
fyto
1
X
X
X
X
X
X
X
X
5XM&OL
RoíÁ" ^
PROñ =
Jro -w fc
TJo B
170" -
fc/T -^5 „
?/3" -
RAM -
RM -
RAM =
RAM -
VMA
1
i
111i111iii1
*15
1
1
i
1
1
i
0
0
0
0
00
0
¿1*1
11a
0
00
1
i0
0
0
0
0
A»
1
O
1
0
0
0
1
010
0
0
0
A>
0
Atl Alo
-f
+
A 9
X
X
y
0
0
0
0,
*»
X
i
Q
y
0
0
11
A 7
X
¿
0
y.
0
1
0
1
A &
A
t
y.
X
i
t
X
X
A S
X
*
*ir«0
(fX
Jí
Jf
X
Jí.
A1*
XTí
1
X
X
X
X
X
A S
X
X
X
0'
1o'X.
X
X
X
X
A.2.
X
*i
0*d-ií.
1
X
X
*
A l
Xt
i
i
xi
X
X
X
X
A o
X
*
A
X
JT
X
X.
X
X
X
X
^ - EcOUEolíO PEffD KO .DCCOTíl PICADO Po*l EL
4- r JECOT>|PiCA"DO PA.RA U N h RAM OPClDUlO-
T)|tZECCÍoH/>7X)
5 K X 8 D Í T .
. 2.17,- Mapa de direcciones y decodificaciónpara el MKK680OD2.
Con el fin de acoplar el 1JAS con el microcomputador
Mek&800D2,se ha preferido usar la parte de memoria
asignada para el ueuario,que va desde la dirección 2000
Ihexadccimal) a 3FFP utilizando la l íneajde decodificai ' """
ción 27T (Pig. 2.17;. De igual manera la parte de memo
ria que va desde 4UUU a bFFP que es decodificada con la
línea TT5.
Con este propósito se ha direccionado la memoria auxili
ar del HAS ( tí bytes ) como parte integrante de la memo
ría del MEKbüUUD2,en la parte mas alta dé la memoria 'de
usuario, décrodificada con la línea 775» es decir, en las -
direcciones SPFtí , >]?Fy ,., , P?P9 como se india
ca ea la figura 2.1b,que ha sido implementada utilizan-
do compuertas AND de 4 entradas y un negador, para dise-
ñar el "bloque E.
Pig.2.18.- Bloque K.
Bstas direcciones estarán asignadas permanentemente pai
ra el DAS t sea que se acople con el M68UU o el ButíU.
Se ha escogido las cuatro compuertas AND de dos cir
cuitos SN/4H21 y un NOT SN/4U4. ASÍ,solamente cuando -
tenemos las direcciones 5íTat i>FFy, ,^FFF, y si -
K / W , V M A para el MboUU o DBIN para el BUtíu están acti -
vos, R. control se hace posixivo^l lógicoj,permitiendo
la lectura de da~cos del DAS.
(Jomo se puede apreciar,mientras R.control permanesca -
bajo,puede existir cualquier dirección (B2,B1,BQ) sin
que se tenga acceso a los datos del DAS,deMdo a que -r
la salida de memoria está en alta impedancia.
El siguiente es el diagrama de tiempos para este blo -
que (.Pig. 2 . i y ; *
>t*teí*•seÓBtCL
>iru
o/w »vn*
y y-A_ A.
mjfíTn/n **V//////////1 v*
Fig.2.ly.- Diagrama de Tiempos del bloque E
89
Considerando el microprocesador M6800 y de acuerdo a
los tiempos dados en la figura i.18,se pujede deterrai
nar que R.control puede permanecer alto( 1 lógico),
un tiempo minirno de O . / microsegundos (t. .ciclo «i mi
crosegundo) hasta un máximo de y.tí micros.egundos (T;.
ciclo m 10 microsegundos ) ,con relojes desude 10U Khz;
a 1 Mhz.
Jül microcompu-cador MKKoBUuB^ que utiliza el M68UU ,
tiene incorporado un reloj de 614.4. Khz.que permite
q^ue R.control pueda permanecer en alto 1.6 microse-
gundosfcada vez que se lea datos desde el DAS.
2.4.- CIRCUITOS DE CONTROL
Son los circuitos encargados de sincronizar y proveer! -
las señales de control,para el trabajo de los circuitos
del sistema, ,
Estos circuitos de control están implementados en el —
bloque C,y realizra las siguientes funciones;
- Provee las direcciones de canal para el multiplexer
y las localidades de memoria. ,
- Produce las señales de conversión y rauestreo.
- Sincroniza el trabajo del DAS.
GENERACIÓN DE DIRECCIONES.- Para -seleccionar un cierto-
canal del multiplexer,o para seleccionar alguna pala -
"bra-de memoria para almacenar un dato, es necesario gene
rar las direcciones de canal o de localidad de memoria.
Como la dirección de memoria para escribir un valor con
vertido,es la misma dirección que tuvo el multiplexer -
'para dejar pasar esa señal analógica,solo necesitamos;
, G-enerar la dirección de canal del multiplexer
» Utilizar la misma dirección para escribir en -
memoria.
La generación de las direcciones de canal en el muíti -
plexer va ha ser realizada en dos formas;
. Manual
. Automática
GENERACIÓN MANUAL DE DIRECCIONES .-Se realeza tambiéni i
en forma secuencial, pero permite escoger una cierta..; d:L
rección en particular en cualquier instante, pudiendo -
mantener esta dirección por cualquier tiempo deseado.¡
Esto puede realizarse utilizando un swltch rotativo bi-
nario. ;
Un switch de este tipo la siguiente configuración
^ A^
4 Ai
la conmutación sigue la siguiente tabla de verdad, sí :
C«cerrado«0 lógico
A«abierto«1 lógico
S2 S1A A
A A
A G
A G
G A
C AC C
e c.
soA
C
AC
A
C
A
C
rs A-rÁó1 1 11 1 0
1 0 11 0 00 1 10 1 00 0 10 0 0
AS¿A1 AO
0 O 00 0 10 1 00 1 1
1 0 0
1 0 1
1 1 0
1 1 1
por lo cuál es necesario invertir las salidas, para obtcner la combinación binaria que direccione a un canal,asi
(40T1
NOTI
.* NOTO*Ai
GENERACIÓN AUTOMÁTICA DE DIRECCIONES.^ Se la realiza en| ] .
foraa secuencial.es decirseleccionando los canales uno
a continuación del otro* esto se realiza fácilmente si-i
utilizamos un contador módulo 8.i
La figura 2.20 muestra un contador módulo 8 sincrónico»
con tres líneas de direcciones. Se utilizan 3 circuitosi
biestables para contar,en base a la transición negativa
de un reloj de control,y una puerta de habilitación de
conteo. Las tres líneas de direccionesCQa^bjQe) permi-
ten de asta forma un direccionamiento binarioteon 2^ pp
;.". direcciones»
M A 6 1 L ITAC1ON
i . Qc
QA
Qs
Qc
- Contador módulo 8 y diagrama de tiempo^
DIRECCIONAMIENTO A MEMORIA.^ Lae direcciones generadas -¡I i . '
para el multiplexer análogo»sea en forma'manual o automáI í
tica,pueden ser usadas también para direccionar la memo_
riatcon el fin de escribir el dato que se va a convertir.
Es decir,el multiplexer recibe una dirección que permite
convertir a digital un cierto valor analógico. Posterior
mente éste dato debe escribirse en la memoria,pero en lai
localidad asociada con el mismo, canal del multiplexerjpa
ra esto,es necesario implementar un retraso de direccio.:.I ~
namiento a memoria,para evitar que el dato pueda escrit-,
birse en la siguiente localidadtdebido a que el múltiple
xer'recibe una nueva dirección inmediatamente después —
que acaba de convertir un valor analógico. Beto se logra
simplemente utilizando flip-flops tipo Btque transmiten-
la dirección a memoria »sólo cuando comienza una conver
sión,asl;
Fig.2.21.- Lireccionamiento a memoria
6Hrr?A2)A5 bAUDA
3)
O
O
11
C K
O
1
0
1
Q
Qo
0
Qo
1
9-4
De acuerdo a la tabla de verdad de un fli'p-lflop D, vemos
que la dirección 4e^ múltiple^,
xer puede transmitirse a memo_
ria,sólo cuando hay una transi
ción positiva del reloj. Por -
lo tanto,si el reloj es en es_
te caso la señal STATUS del —
ADC,la nueva dirección de memoria puede pasar cuando un
valor analógico comienza a convertirse,cuando STATUS su
"be a 1 .
La figura 2.22 muestra la configuración general para la
generación de direcciones que ha sido diseñado con:
. 3 flip-flops J-K incorporados en un circuito -
contador SN7493A.
f 3 flip-flops D de un circuito SN74LS175
. 1 conmutador rotativo
. 1 switch de 3 canales
.-; 3 compuertas NOT del SN7404
Fig.2,22.-Generación de direcciones del LAS
La figura 2.23 ilustra el diagrama de tiempos
95
STATUS
JE
a c s a o
A "B > fi E 6-S 1 '
Fig.2.23.- Tiempos para la generación dedirecciones. .
SEÑALES LE CONVERSIÓN Y MUESTREO.- Son necesarias para :
indicar al ADC y al S/H el momento que debe empezar,el
ciclo de conversión y el de muestreo respectivamente.
Estas dos señales pueden ser generadas utilizando dos- •
monoestables sincronizados y un circuito de retrazo. ; ; ;
El disparo de conversión y de muestreo son generados -
utilizando circuitos SNY4121. El diagrama de este cir-
cuito se muestra en la figura 2.24,en donde A1 y A2 son
entradas lógicas que disparan el monoestable por tranei
ción negativa,mientras que B dispara con transición por*
sitivafsea con una señal paso o rampa.
Este circuito puede ser usado en forma normal usando su
resistencia interna. Para pulsos mayores a ^(J nanosegun
dos una resistenóia y un capacitor externos deben ser usa
dos. El ancho del pulso de salida esta dado por CRloge 2.
Las entradas no usadas deben ser puestas a 1 lógico,para
minimizar la pérdida de capacidad asociado con ellas. Si
la entrada B es usada sola,A1 y A2 deben estar en O lógi
co.
Las Formas de onda que muestran la operación normal como
monoestable están dados en la figura 2.24,donde el nivel
de disparo es aproximadamente 1.5V.
Fig.2.24o- Esquema del muítivibrador monoestablei SN74121 y formas de onda .
La entrada B puede ser usada con una cadena capacitiya-I .
resistiva,para dar un retras.o en B,como vemos en la fi_
gura 2.25.
Fig.2.25.- Método simple de 'retrasar un pulsói • a la entrada B.-
97
>ÍV- • i
Las formas de onda asociadas con la operación del circui
to se muestran en la figura 2.2b.
Fig.2,2g..- Salida retrasada desde el circuitode la figura 2.25
Cuando la entrada cambia desde O a 1 fel capacitor C se
carga hasta el potencial" 1 Ifigico". Después de un tienr
po ídfel voltaje a través del capacitor alcanza el nivel
de arranque del disparador Schmitt( *U5V), produciendo un
pulso de salida desde Q*
Para prevenir que el monoestaTsle se dispar* cuando la ae
nal de entrada esté en O lógico,R debe ser limitado a un
cierto máximo valor. La figura 2.27 muestra como el máxii
mo voltaje de inhibición permisible en B(0.8Y) y la cirI i ""I
cultería interna de la-»- entrada Schmitt, determinan el má_
ximo valor de R. El voltaje YS en B,que es;
VB - ((Vcc - Vf)R +'
no debe exceder de O.SY.por consiguiente el máximo valor
dé R es,
98
R « (V- - YT)(Ri)/(Vcc*Vf-V^)J3 1 O
R . (0.8- 0)(2000)/(5.25-0.7-0.8)-427ohmios
El capacitor C tiene un máximo valor,que es determinado
por el ciclo de trabajo de la forma de onda de entrada,
y el valor de R^ya que éste debe ser descargado antes .-
de que el próximo ciclo comience»
.111OS L6.
a) Relación de la circuitería interna del
Schmitt a la conécción de retraso.
Vce i 5.35V
vt* >ocrwt A
b) Equivalente simplificado del circuito (a)
Fig2.27.- Determinación del máximo permisible
valor de R*i
La tabla 6 muestra algunos valores típicos de Td para
100 ohnjlos^eon varios valores de C(16).
99
Tdfmicroseg.) C(nanofarad,)v_¿.»MMM>v*»*M«ibJtM«Mfl»«*A«i»a*MBa«*a*«*MaB *±
1.362.50
4.9012.46
102040
112
Tabla 6*- Tiempos de retraso medidos para varias
capacidades en el circuito de retraso
de la figura 2.2$.
Gomo nos interesa generar dos señales(conversión y mues-
treo)que estén sincronizadas y cumplan con las bases de
diseño,se ha implementado el circuito de la figura 2*28». . . . . . i •que genera un pulso de conversión de 120 nanosegundos y
un pulso de maestreo de 5*ó microsegundosfTd es de 9*.2 -
microsegundos*
JL1 fuuW&inuttTmo ' OT
—, _J ... o j^ -.
1W-ÍÍOVWIRH
Ag ?t"31 TC' I 4J W*
_ • -*- Oa,
MOTi
— O ' - - - "~ \
9* »^ rm"- — -*— ^x ^4x i Rx *^^
1 5 ¡ AHl>i
i C5T- ! i! *1 RCT«Alo J
.ii
.C4
.- Generación del pulso de conversión ymúcstreo.
100
Cuando ee enciende la fuente(Vcc«5V) , se produce una inte
gración que hace que,después de un tiempo de retraso Td,
V-no alcance el nivel de disparo del Schmitt Trigger,pron¿.duciendo enQ2 un pulso positivo de 120 nanosegundos^que
inicia la conversión de un valor analógico en el ADC,con
la transición negativa de este pulso(ver tabla de verdad
del muñoestable). Este pulso hace que el monoestable 1
dispare un pulso de 6.4 microsegundos^cuyo complemento -
QTf constituye el nivel de modo'EOLD en el S/H. iAl momento de inicio de conversión,1a señal STATUS del -
ADC sube a 1 lógico,produciendo una transición negativa
a la salida de la compuerta AND^por efecto del negador -
NOT,momento en el cuál,el condensador G4 se descarga a -
través de R4 y la compuerta ANDi
Cuando acaba la conversión(2,8 microsegUndos después), -
STATUS vuelve a O lógico,produciendo una transición posi
tiva a la salida del AND,que hace que se carge C4» Cuan
do C4 llega al nivel de disparo (1.5V) del disparador —
Schmitt(un tiempo Td después),se genera un nuevo pulso -I
de conversión que inicia nuevamente el ciclo. La figura
2,29 muestra las señales generadas.
DISEÑO pE LAS FUENTES BE ALIMENTACIÓNii
.Los requerimientos de fuentes de alimentación para el
DAS son;i t
í 15V , £ 41mAii- 5V' í 4UU mA
101
ül
VOlTttC CÍtetlWrít»pAbQR
V'OLT17fttw e A.
Puut-s w;dX)Ut/-*k**
HOLC-í-v-í^íj —•*• *—**wt£= s-.í jj¿«j*
k-'-it/t.-í"
r: ¿»«í*.
Fig.2.29;- Formas de onda en el circuito dela figura 2.28 .
Se ha considerado adecuado implementar las fuentes dé -15?,
con el objeto de tomar la alimentación de +t>Y*a partir dé -
las fuentes de poder,sea del MbbOO o el bOBO,que son:
MOTOROLA 6800 , + 5V
INTEL 8080 , * Í>Y 9 Í 12Y
Es decir,el DAS estará alimentado por su propia fuente dé
- 15V,y la fuente de + üY de cualquiera de los microproce
sadoreé con los que se trabaje,i
FÜENTE'DE - 157.- Como los circuitos analógicós^MUX,S/H,
A3X3)jnecesitan que el TOltaje de alimentación sea constan
te,se ha considerado la necesidad de regularla fuente de
El esquema general de la fuente se muestra en la figura .
102
9 ~ ' ' fr•i•
Va.t í
,•
FUEHTt -
¿!
s, , ,..> i' J.L ^
SlhJ í?EíqÜUR
RtCTlFlCitXííí
p li-TRO J
1
Iu,
-UPtJTE REGiUV
^EúuUUoR.4--Í5V
S?e<5üui>oR-15V
-U1./Í
\
Fig.2-. 30,- Esquema general de la fuente de
-15 V regulada,
FUENTE SIN REGULAR,- Ha sido diseñada en base a un puente
que permite rectificación positiva y negativa,utili!zándo-
se además un filtro de condensador^Fig,2.31).
Fig.2.31«-> Fuente sin recular
103
REGULACIÓN.- Un regulador suministra dentro de ciertos li
mites una tensión Constante a cargas variables, así como a
variaciones de temperatura y del voltaje de entrada.
El esquema general de un regulador tipo Berie se ilustra
en la figura 2. 32, en la cuál el regulado* se ha dividido-
en cinco partes,
Fig,2.32.- Esquema general en "bloquesdel regulador.
FUNCIOKAMiÉNTO GENERAL.- Si debido a variaciones en- el -
voltaje de entrada» en la carga o en la tempera.tura» el volI ' itaje de salida Va tiende a variar. A través de¡ la toma de
una muestra,parte 'de esta variación se lleva al detector-ide error*donde se compara con la rcferenciaf am;plificáñdo-
¡se esté error para que la «Tapa de control corrija la va-
riación ocurrida(17)•\A 3)E C.UNi'ROL.- Interpreta la señal del amplificador -
de error y efectúa el ajuste necesario para o~btener una -
salida
gíá ¿él femulador y además garetníízsiár uria "bajá impédánciá
regulada^esta etapa debe suministrar toda la ener-.
104
de salida,y está generalmente formada por transistores de
potencia.
AMPLiriCAlXJK BE £JKROK,~ Amplifica la salida del detector -
de error,a un nivel suficiente para manejar la etapa de po
tencia o de control,
DK lastRQR.- Toma una muestra del voltaje Vs de sa
compara con el voltaje de referencia^ produce una
señal proporcional a la diferencia.
TOMA DÜJ MUBS'l'KA»- ^s normalmente un divisor resistivo dé -•
voltaje.a través de la salida regulada.
KüFJáRiJNCJJU- Kn general esta constituida por un diodo 2 ener
que permite fijar un cierto voltaje, el cual se toma corrió re
f érencia.
DJtííi REGULADOR u OH Ciütíl/llOS l^^EGKATOS.- Ac-
tualmente existen en el mercado reguladores integrados com-
pletos'tde muy buena calidad y a bajos costos, üntre loa re-
guladores de salida mas usados jSe encuentran los de la se-t .
rie LM340 para salidas positivas y los de la sferie LM320 pa
ra salidas negativas.
REGULACIÓN A - 15 V.- El circuito regulador LM105 ha sido -
escogido para la fuente de 41 5Y¿ mientras para -15Y se ha im
plementado con el#A'/23. Las características de estos dos
circuitos principalmente son:
- Baja corriente Stanby(0étí mÁ tip. )
- Voltaje d'e sali'da
;4&
- Regulación de cargado* ijft máx)
- Regulación de entrada(0-.Ob#/V máx)
El LM105 provee regulación para YO! tajes positivos(ü. b -
50 Voltios Máx.)y es diseñado para aplicaciones, desde fu
entes de poder para sistemas digitales a reguladores de
precisión para sistemas analógicos.
- Operación para fuentes positivas o ne-
gativas*
; • - Oé01^ de regulación de carga y de linca
- Voltaje de salida ajustatle desde 2 a -
37 roltios*
- Corriente de salida a 150 mA sin tiran-»-.
; . Bistor de paso externo,
i
La figura 2*33 ilustra los diagramas de concesiones para• • • ' ieetoe chipa.
1.. kc-" CURBSKTL U'niT un
OUTPyT .
Flg.2.33*- Diagrama de conecclonce del LM1ÜÍ» y / /A723
106
El circuito de regulación para - 1 5 voltios ha sido toma
do de las configuraciones típicas dadas por los fabrican
'tes.
La figura 2.34 ilustra el circuito general para la fuen-
te de i 15 voltios para el DAS.
3K-
K
"•' "" TP» " " "
• i 1 ^n .
,-rf5 1
¿ ?
«í|g. <l ,
V*" * " ^V
- i +: Fig.2«34-.- Fuente de - T b voltios regulada
iSe ha considerado una variación de voltaje de entrada -
!
de - 5Vrobteniéndose resultados satisfactorios con una
corriente de hasta í 350 mA,con un rifado máximo con -
carga de¡ hasta 20 mV.
C A P I C U L O I I I
CONSTRUCCIÓN
108
CON-Sl'RUGQION
3.1*- REQUERIMIENTOS
El diseño físico del Sistema de Adquisición de Datos
obedece a dos necesidades,como son:
- Que permita un fácil acoplamiento físico con el
Microcomputador MEK-b8UUD2 ,
- Que posibilité expansión del sistema con. otras -
aplicaciones, que puedan desarrollarse.
Si bien estos requerimientos no son determinantes pa
ra visualizar el diseño físico del DAS,se ha.pensado
conveniente darle la forma de un equipo terminado.
Esto ha llevado- a plantearse la construcción del sis
tema de la siguiente forma:
- Construcción del DAS en una sola plaqueta.
- Alimentación externa al DAS.
•7 Montaje en un solo equipo .dejando espacio sufici
ente para ensamblaje d:e otros sistemas afínes a
desarrollarse.
4 Acoplamiento directo del MEK-¿8uüD2 como si fuer
ra un solo equipo.
3*2.- PIAQüJtfíA MI DAS
El Sistema dé Adquisición de Datos fue construida
"bré una sola plaque-ca>ejá base al montaje de los chíps
sobre zócalos/y utilizando téchiea "
í 3i
109
las diferentes interconexiones. Esta forma de ensam
blaje se utiliza por dos razones:
- A que los tres Chipa principales del Sistema(MUX,
S/H,ADC) son sensibles a corrientes electrostáti
cas,que pueden ocasionar su daño permanentejy
- La facilidad de alambrado,que permite rápida módi
ficación y restitución de los elementos del DAS.
En su construcción fueron tomadas muy en cuentaflasi
posibilidades de minimización de ruido,considerando
;además,buenos retornos a tierra/deSacoplamieñto . de-
fuéirtés¿ etc, ,1o que redundo en la distribución físi-
ca de los elementos,como se puede observar en la fo
to •# 1 , y en forma detallada eto la figura 3.1*
En la foto # 2 se ilustra
la parte posterior de la
plaqueta y las diferentes
coneo:ciones; "wire-wrap" ,
así como^fotos . #1, #2 ) -
las entradas y salidas de
las señales que van a/des
de la plaqueta al micro -
computador y fuentes de -! i
alimentación,mediante uni
zócalo'apropiado para la
plaqueta. La nomenclatura; • ^
estas señales se .énea*foto # 1 ¡
110
SI
I Rl I
o oo o0 0O 0oUi o0 00 p
0
oo0
0
0
000o
ooooo
EU §
o
0
ooooo
[cci o0
p r2l
..
U4
U5
u*
o » 8Q 0
0 o 2 o0 oo o o
0 o oo o o
OO
OO
CQ
ÓO
O
OO
OO
OO
O
OtX
XJO
UO
O
OO
OO
OO
O
OO
OO
OO
OO
Q
OO
OQ
OO
O
, L Re 1
„);
OO
OO
OO
O "
OLK
XJO
ÜU
¡
oo
oo
oo
o.
:
L) L2
0oo00oo00n8
üe
U tí
.»un
"te
og
3
33
3
3
8o
333
3
030D0D0
KFigura 3*1 *- Distfitución
ozq
U3
_C 13,
Cii*.
«0000000oo§0
Cu .
oo
0oo
oo0
oÚ
o
oo8o
o0o00oo
..
^
—UI6
-n
J1
°- 1
03
J3 u ^^
oo
oo
o
poonnoüo
o
oo
n o
o n1noQ
DpQ
o
oo
oo
o o
4
cÜT
Hin
f
/~^dé elementos
en la planuéta del DAS.
tí-miMv • A. : ;•_ .;, ._,..... . \
111
entra tabulada en la figura 3*2.
foto # 2 - Parte posterior dé lai
! plaqueta del DAS»
lLa plaqueta del DAS,además esta implementada,con LEDs
ide [señalización de fuentes para el encendido,switchés
para conmutación,tanto de canalrcono para la forma de
operación del DAS,condensadores¡para desacoplamiento-
de fúentes^ásí como potenciómdtíos para ajuste de ti-
"émiibs y disminución de érrofeiB:
I í:
112
CARA FRONTAL
Terminal
1
2
3
4 -
5
6
7
8
9
10
11
12
- 13
14
15
' 16
. ' 17
18
19
20
21
22
1
Señal
tierra
-15V
N.C.
+15V
canal 0
canal 1
canal 2
canal 3
canal 4
canal 5
canal 6
canal 7
4/5
F'(MSB)
°I
D¡"
Á
D3
D2
Ü!0
+ 5V
CARA POSTERIOR
Terminal
A
B
C
D
E
F
H
I
K
L
M
N
P
R
S
T
U
V
wX
Y
Z
Señal
tierra
N.C.
0
BiBo
B3• 1
B5
B6
B7
B8
B9
Bio
Bli
'B12
N.C.
N.C,
N.C. , -
VMA.
R/W
Üispáróinicial
1 4-5V: ,
iFIGURX 3.2.- Nomenclatura de las señales que salen
o van a la plaqueta del DAS.
;,4
t
115
La plaqueta ha sido montada sobre un soporte ,que per-
mite que puedan acoplarse en. el futuro,hasta cinco --
nuevas plaquetas de sistemas afines.
ALIMENTACIÓN
Como se vio en el capitulo anterior,el DAS necesita -
tres fuentes de alimentación,dos(Í1^Y)implementadas -
en el mismo sistema,y una ^ oYJprovenlente del micro-
computador.i
Las:'tuentes de í 1t>Y han aido implementadas sotm.e una^ ;
tarjeta de circuito impreso,como se aprecia encías foi$os_f3 y *4* la-misma que se encuentra ubicada éh la
parte posterior interna del equipo.
foto ff 3 - iruentee de alimentación
de i l!pYíSQ"bre un círcui-co impreso.
114
.foto ff4 - Vista posterior de las
fuentes de - 15 V.
3.4<- CONJSüCIÜN BEL
El DAS puede ser conectado al Microcomputador MEK-oüOU
D2,mediante un zócalo de conección ubicado, en el misinoi
(el SAC 4'ÍD/1-.2*conector de 8ó-Pin(SAB)):,cuyo esquemai
puede verse en el ¿nexo de la presente i'e^isíMicrocom"
puter Module).
Esto permite que el Microcomputador trabaje en forma -i
independiente del DAS(sin conectarlo al Zócalo^si asíi •
ee ; lo requiérelo en rorrna conjunta como un solo equi-
P04
Las conecciones de los ¡zócalos¿tanto del DAS cómo deli
microGomputador se aprecian en las rotos f4 y 5.
115
OÍTl
' • • •= • ' /i
'•'fr;$*/&'.': •:
:t\Ví:'*V.>v'••t3.5.-
l'oxo íf 5 - Conexiones a loe zócalos de
las plaquetas del. DAS y Microcomputador.
.FINAL :
I ! ' : '•SI montaje final de las diferentes partes Componentes
del Sistema de Adquisición de Datosfha eiao realizadoi , '
sobre una caj'a metálica conectada a referencia de tie
rrá del circuito, cuya parte frontal (foto .y 6) incorpo
ra:
- Conmutador para el encendido d« la fuente de - i 5
•voltios.
- JBntrada de referencia de tierra del sistema*
- Entrada de la fuente de alimentación de oV fpifo
venieríté del éxtériot» !
116
i foto # b - Vista frontal del Í)AS
La: parte superior de la caja( fotos b y 7) ademas inclui
ye¡pluge para tomar las señales analógicas que van a -!
prpcesaree al DAS»
En!el diseño de la caja se ha considerado lo siguienteI!
;- Espacio para futuros desarrollos,tanto al interi-
or,como en el soporte de plaquetas*i
*lDistribución de Switenes,plúgs,etc.* de tal manera
i que exista espacio suficiente para futuros cohtiro
117
foto f 7 - ViBta lateral del DAS con elimicrocomputador incorporado.
- Ventilación lateral. !i- Toma posterior de energía de la Red de distribu
cifin.
- Señalización clara.
- Soportes^colores,etc..
118
3.b.- ENCENDIDO Y MODO DE OPERACIÓN
Para el encendido del DAS es necesario tomar en cuenta
loe siguientes pasos;
a) Conecte una fuente de. í 5Y-4UÜ mA y su referen-
cia a tierra,correspondiente a las entradas seña
ladas para el efecto en la parte frontal del DAS
b) Conecte el DAS a la red de distribución.
c) Encienda la fuente de i 15V" primero,cuyo indica-
dor es el Lü¡D de color verde,
d)' Encienda la fuente de +bV»cuyo indicador es el -
LEÍ) de color amarillo*
MODO DE OPERACIÓN.- Si Va ha trabajar con un solo ca-n
nal,ponga el switch(plaqueta del DAS)de modo de opera-
ción en "MANUAL11 y seleccione el canal deseado con el
s.witch(plaqueta del BASJselector de canales. A conti-
nuación conecte la entrada analógica al plug correspon
diente* Esta señal no debe exceder de los i 10 voltios
Si^va ha trabajar con varios canales,solamente ponga -
el switch de modo de operación en "AUTOMÁTICO".
Si se quiere trabajar con unprogramá almacenado en el
microcomputádor,previamente al encendido debe conectari
la.plaqueta del MEK>osuuD2 en su zócalo corréspondien-i
te;proseguir luego con el encendido y la selección del!
modo de operación,para finalmente aplastar "RESET" en
la tarjeta del Microcomputador*qüédando listó para tra
balar con -su programa* Ss..necesario en este inintó ano-
119
tar,q_ue se deben -comar en cuenta precauciones referen
tes a evitar el generar corrientes electrostáticas al
manipular el Í)AS.
•v.i; .í/v.1-;-;- - • . : '.'..'i-.' S • -.£:^;:^V^:yJ:;'v>:-; «!'V-.v?'Yií!. .Vi*.*: '
ffí^rr^Ví^-^^i''-1 -;!-,-t,t,.-ift'-t. -,S.i_;,/i-.; .
C A P I T U L O I Y
EXPERIMENTACIÓN
121
SXPBKIMENOACIüN
4.1. -¿ PRUEBAS REALIZADAS
Las pruebas experimentales fueron realizadas en el DAS
utilizando conjuntamente el tticrocoraputador MEKb8uuI)2
y el equipo apropiado' -para ello (muí tlmetro, generadores
de oñdafosciloscopio, analizador lógico;.
Inicia Intente se procedió con la detección de posiblea-
eortocircuitoB que podían haberse producido durante la
realización de las. diferentea coneeeiones, para1 ésto ae
procedió a realizar un manicio so seguimiento de todas
lae lineas de coaecciones, comprobando cada vez BU co«
rrééta asignación» Igualmente se compro"bó la bondad dé
las fuentes de alimentación diseñadas, obteniéndose en
ambos casos loe resultados mas satisfactorios.*
Los diferentes bloques del sistema, descritos en el Ca-
pítulo II,íueron probados independientemente, en el pro
cesó i?i&mo de &* diaefto,aimulándo mucnas Teces las se
fíales provenientes de los otros bloquestpor lo que «m
su ensamblaje final f fue solamente necesario verifiícar-
el funcionamiento previa.to. ¡iI
Los; puntos relevantes de la parte experimental son re-
! sumidos a continuación:
a) ?u£ necesario desacoplar las fuentes de alimentaci^-i6n, tanto del DAS^Mlcrocomputadortasí como de las en
tridas de fuente a cada uno da loa ehips^esto se hí
150 necesario,debido al ruido generado y al.acopiámi
122
ento de capacidades parásitas que desestabilizaban
el sincronismo de los diferentes tiempos,impedían-
la correcta calibración de los mismos^y a su vez -
generaban datos erróneos para el microcomputador.
b) Posteriormentefrmediante el analizador lógico se de
tectó la generación de ciertos datos «erráñéós¿que -
eran causados por la transición negativa de W.con *
trole Su solución fue disminuir el tiempo operable-i
de W.control de manera que su transición negativa -
sea independiente 4e la señal Status.
c) Se calibraron los errores offset,tanto del S/H,coínó
del ADCjtomando como referencia entradas iguales a-
cero voltios.
d) Una Vez realizados estos tres pasos previos,se com-
probaron;
- Los diferentes tiempos de sincronismo*¡1 - Las señales generadas d'e los diferentes -i i
bloques.
• - El correcto funcionamiento de la memoria-!I auxiliar del DAS.
' - La veracidad de los datos transformados^I\o como entradas^ tanto valores 6r»
positivos cómo negativos,dentro de los ra
ngos establecidos»¡
- La correcta asignación de.direcciones pá
123
ra la memoria auxiliar eíi el Bus de Direcci
oñes del micr6computador¿generando para ello
. las direcciones correspondientes desde el mi
ero,y leyendo los datos enriados por el DAS.
- El corréete funcionamiento del DAS,al ó"bte*-
ñer datos de Un sólo canal (Manual), como-con
él maestreo de todos los eanalés(Autoraático)
- Bl funcionamiento del DAS para transformar -
datos dentro de las frecuencias establecidas
(máxima frecuencia dfe mueatreo).
Finalmente»una ver comprobadas satisfactoriamente las -
pruebas antes realizadas,se procedió a realizar tomas -
fotógaráficas de algunos puntos de interésalas cuales ee
exponen a continuación
Pulso de conversióniy señal de muestre^
j retención
Bscala;Hóri. 5Micé./
Div.
124
Pulso de conversión y
señal de STATUS.
Escala; Tert. 5V/í)iv,
Hori. 5Mice/DÍT.
SÉñal Status y subida dt
retardo.
Escala; Vert* 2V/DÍT.
Hori* 5Mics/Dit.
Señal Status! y pulsó dé
escritura en la memoria
auxiliar.
Escala: flirt. 5V/Div.
Hori; 5MÍCS/DÍV,
125
Sinusoide maestreada a
10 Kfcz.
Escala; tert. 2V/DÍV.
Hóri. 0.2ms/Biv.
Sinusoide muestréada a
1 Kfcz.
Escala: Vert. 27/DÍv.
Hóti. 1ins/Div.
Sinusoide muestréada a
5.4 Khz.
Escala: Yért, sV/DiT*
Hóri. 2ÓMÍCB/DÍV
0101 011,1001 I I I 100001 1 1 10lllt1001110101011011100010100110lOIOOOtt10101101aioootot11100111ooooi too
7001 TRI6 *40101 1001OO I O 00 IItoioioit11OIO01O:
; otos oooo;
OSOOQO0100 tooo :itoooiii;ton QOOI :ooiotist:0101 0100 :itotiott;opot loiojoioiút
!26
Yalór "binario para
O Tóltios.
Talores binarios para
la'señal de >5*4Kh¿ Tistai
anteriormente.
Yaloree digitales para
una señal de 20
3 i J
fc.
127
Yistaa del DAS durante láe
pruebas experimentales.
128=
CONCLUSIONES
En el presente trabajo,por su propia naturaleza se han
utilizado técnicas de diseñó combinacionáles clásicas,
en base a un análisis previo de los diferentes reque -
rimiéntos de señales y tiempos,de los diferentes blo -
quise del sistema.
Si bien, en lo que se refiere al diseño e impleméntáci-
ón del si& tema,reVistió las dificultades nórmales en -
las que se desenvuelve él diseño electrónico éh núes—•
tiró medió; es conveniente anotar,que ¿parte de la satis
facción dé concluir un trabajó que ha demandado mucho-
esfuerzo»tiempo y dinéró^múcho tiempo sé ha perdido en
la consecución de los circuitos básicos del sistema >*
debido especialmente a la no existencia éh el mercado-
nacional.
Por otro lado, si bien es cierto*existen actualmente *
en el mercado internacional sistemas como éste,incluso
impiementadós en ub. aolo circuito integradles impor »i i
tante destacar que^Uúa realización tanto teórica cbffló*
práctica eh nuestro medióles de mucho beneficio para -j
él desarrollo de nuestra propia tecnología;
12)
1) Weitzman, Cay: "MINICOMPÜOTER SY3TSMSÍSTRÜCTUKS
IMPLEMBNTAÍiON AND APPLICATION 'SPRBNTICK -HALL INC. ,1974
2) Espinosa, Alfonso: "APUNTES SOBES MÍCROPROCKSA
DORES >\.
3) Mundo Bl«ec1:rdnico;nMÍCfeÓPROCBSál)QKKS Y MICRO
COMPUTADORES", MARCÓMBO BQÍXAREtt BDIÍQKBS r
1978.
4) BIECTRÜNICS,March 1,1979,p.67.
5) ELBCTRONÍCS,March 1, 1979, p. 105.
6) P.RiCoñnor; NUEVOS. MANUALES IECNÍCOS LABOR, No.39,1976.
7) Intel 8080^ MICROPRO GSSSOR STSTEMS HBÍERBNCB*
i8) ' SoUcekiBranco; "WICRÓPROCÉSSORS & MICROCOMPÜTERS"
PUBLICATÍON^ 1976.
9) Motorola Semiconductora Producto
.10) ! Micróprocessor Apllcátions Manual Moio rol a Séil! conductora Pfódücts Inc.^McGraw Hill Book Compá.| nár. 19-75.
Í1) , ÉLÍEfc' TRONÍO DESIGNA August 16^ 1977 ¿
CO'MPTJTER
Shelngold, Daniel :«BOOKaAnalog Sevices
Í978;
L CÜÑVEÍÍSÍÓN HAND
14) ELECTRONICS* Deceinber 9,1976.
15) COMPUTER DESIGN,September 1978
16) Parsciñe,Bbb & SlómZówsky^ohnj Texas Instrumeñs Ltd
17) COLOMBIA BLBCTRONICAíHo.5,1978tp.44
oxaav
microcomputer 3í¡ripheraS$/power supplíes!
ANALOG
signa! conditípndata acquisitloninicrocomputqr
data acquisiííon
rjg cornponents/amplifiers;!ystems/data converters:!
ifirals/power suppüesüi • • . T "
ng componénts/amp ífiersi;systems/data convirters^
mierocomp'uter í>eripherais/power suf?plíes1sígnal conditíaníng components/amplifíersijdata acquisitioni sysíems/data converters!microcomputer perípherals/poyver suppiiessiíjnai condííiortmg componenís/amplifiers:data acquisition: systems/dats* converíersmicrocomputer peripherals/power suppliesL
signa! conditiontng coaiponents/ampüfiers i.
LOW POWER CONSUMPTIOIMCMOS analog switches! 5 m w a t 1 0 0 k H z7.5 mwstandby power
COIVIPACTDESIGNSelf contaíned with internal channel address decoder8 channel dual (MPC8D) for differential inputs or16 channel (MPC16S) for single-ended inputs28 pin 0.600" wide space saving package
WILLNOTSHORTSIGWAL SO URCESBreak-hefore-make switching
FASTSWITCHING SPEEDS PROVIDE HIGHT H R O U G H P U T R A T E S
V^secset t l ingto 0.01%3 psec settling to 0.1%
W I D E S U P P L Y RANGE±7V to±20V
contíitionmg componente/ampliíiers ;
data acquisítior» systems/data conveners ¡microcomputer peripheraís/power suppiies isífinal condilíoning components/amplífiers ¡dota acquisttton systems/data convertersniicrocomputer peripherals/power suppiies.sicjnal eonditioning components/amplifiersdiíía acquisitíon systems/data convertersmicrocomputer peHpherals/powsr supptiessicjnal conditroning components/3mp)ifíersduía acqufsitíon systems/data convertersmicrocomputer peripherals/power suppiiessignaí conditioning components/amplifierstiata acquisition systems/data convertersmicrocompuíer perípherals/ power suppiiesyitjruii eonditioning components/amplifitírsdala acquísitiori systems/data convertersmicrcomputer peripherals/power suppfiessigna! condítioníncj components/amplifiersdata acq'üisiüon sv&tems/data-vconverters'-microcomputer perípheraiK/power suppltesaígnal eonditioning components/amplifiersdota acquísition systems/data convertersmicrocomputer píiripherala/power suppiiestiignal eonditioning components/amplifiersdata acquisition üysítsms/data converíers.fnicrocomputer ptiripherals/power suppiies•;(0iiai candiUonínq com0onents/amDíitísrs
'£> Burr Rrown Research Corporation I 975IntKrnnlmual Airpari Inrlustiial Patk-P.O. Box l lAOO-Tucson.Arizona 85734Tel- 602-294-1431 • Twx. 910-952-1111 • Cah le :BBRCORP • Telex:66-6491
data accu»sitíon systems/data converters ¡
DESCRIPTIONThe MPC16S is singlo-ended monolithic 16 channel analogmultiplexer and the MPC8D is a monolithic dual 8 channelana log multiplexer constructed with failure protectedCMOS devices. Transfer accuracies of better than 0.01% canbe achieved at sampling rates up to 200 kHz from signalsources of up to ± 10 volts amplitude.
These DTL/TTL/CMOS compatible devices feature self-contained binary channel address decoding. An ENABLEUne is also made available which ailows the user to individ-ually enable a 16 channel group (MPC16S) or an 8 channelgroup (MPC8D) facilitaling channel expansión in eithersinglc-nodc or multi-tiered matrix configurations.
Digital and analog inputs are failure protected from eitherovervoltages thaí exceed the power supplies or from theloss of power.
High quality proccssing is erríployed to produce CMOS FETanalog channel switchcs wrjich have low leakage current,high OFF resistance, low feédthrough capacitance and fastsettling time. ¡
These devices are housed in compact 28 pin dual-in-línepackages, and are specified for operation over a 0°C to+75°C temperature range. They are pin and package com-patible with the.506/507 series.
+ V S U P P L Y 1 -N C 2 -NC 3 -
I N 1 6 4 -1 N I 5 S -IN14 6 -1 N I 3 7 -I N 1 2 íl -I N t I 9 -I N I O 1 0 -IN 9 1 1 -GND 12-
V R E F 1 3 -ADDRESS A3 14-
CH 1 in.
r2S OUT-27 -V SUPPLY- 2 6 I N 8-25 IN 7-24 IN 6-23 IN S-22 IN 4-21 ÍN 3-20 IN 2- 1 9 I N 1- 18 ENABLE-17 ADDRESS An-16 ADDRESS Ai-15 ADDRESS A2
'i CHANNEL A;.SELECTADDRESS
I ENABLE
V
- . -
VSWITCH
.'iDRIVERS .
™tf>DECODER
1
1
11
. 1
1
[r[
\
i11llíkiili
MPC16SPIND1AGRAM
LF.
ANALOG
.OUTPUT
'REF
)GND
b^V
b-v
A3
XLLLLLLLLHMHHHHHH
A2
XLLLLHHHHLLLLHHHH
A lXLLHHLLHHLLHHLLHH
AOXLHLHLHLHLHLHLHLH
ENLHHHHHHHHHHHHHHHH
"ON"CHANNEL
NONE123456789101 I1213141516
O
o
TRUTHTABLE-MPC16S
FUNCT10NALBJ.OCK DIAGRAM-MPC16S
-Ov
8B
CHANNELSELECTADDRESS
t^vv-^lL i
"l
í:1yi i_
, fN07
ij (MSB)
El|
DECODER
ENABLE d-
•fV SUPPLY l, OUT B 2- • • NC3
. I N 8 B 4
. 1N7I1 S1N6B 6IN5B7
- - I N 4 B 8. 1N3B 9
IN21Í 10-• c I N l Ü l t -
" GND 1 2 -V R E F I 3 -
NC 14-
-28 OUT A v
-27 -VSUPPLY '-26 1N 8A- 26 IN 7A-24 IN 6A- 23 IN 5A- 22 IN 4A- 21 IN 3A- 20 IN 2A- 19 1N 1A- 18 E N A B L E .- 17 ADDRESS A0 .- 16 ADDRESS A|- 15 ADDRESS A2
REF
OGND
O+v
O-v
FUNCTIONAL BLOCK DIAGRAM-MPC8DNOTE: 1 Inputs protected.
A2
XL
L
L
L
H
H
H
H
A|
X
L
L
HH
L
L
I- 1
H
A()
X
L
H
L
HL
1!
L
H
KNLH
1-1
HHH1-11-1H
ONSWITCH
I'AIK
NONE12
3
4
5
6
7
8
TRUTHTABLE-MPC8D
Typical for rollowlng conditions: Wi twl W lUA 1 lUltOV -i • = +15 V, V — - I S V, l^source^1000 n>TA = 25°C unless otherwise noted. j
ELEGTRIGALM O D E L S
A N A L O G I N P U TVoltage RangaM á x i m u m Overvoltage
Current a t Máx imum Overvoltageper diminuí (1)
Nuniher of I n p u t Chunnels
niffereníialReferenee Voltnge Rai iyet-)ON Charucteristics
ON Resistanee (RON)TypicalMáx imum
R-ON Drifí vs. Tumperature(0°C to +75°C)
RON MismatchChannel-to-chamielnifferenlial
I n p u t Leakage (IjJInpu t Leakage Dr i f tOl-'F Characteristics
OKF Resistan cuO u t p u t Leakage
(all eliminéis dixabled)I n p u t Leakage C7)Leakage Drí f tOutput Ltíakage \vith Input
Overvoltügeof +3S Vof-35 V
D I G I T A L 1NPUTÜLogic "0"(VL)(1K31
Logic "1"(VH)(I)(3)Channel Select
Enable
POWER R E Q U I R E M E N T SRatcd Power Supply VoltagesSupply Range
+ Supply- Supply
Supply OrainAt 1 MHz Switchíng SpeedAt 100 kHz Switching Speed
Typical Power ConsumptionOC to 10 kHz
Gain F.rror Í2Q Mfi load) máximumCrosstolk (4)
Set t l ingTimcCS)To 2 mV (0.01%)To 20 mV (0.10%)
Common-Mode Rejeetíon (mínimum)Switcliing Time
Xurn ONTurn OI ' I '
Rei/nvcry Time from Inpi i t OvcrvoltagePulse «P.1S V Cnr 100 /isuc
Tu 0.01%1 ii 0.10%
• OUTPUT • . , -,.. ,.-fe;:Vnltage RyngeCapacitante to GroundCapacitante MismatchT E M P E R A T U R ESpeciricatinnStorage
MPC16S MPC8D |
±15+V supply +20~V supply -20
118
168
Í-6 t o + 1 0
1.31.8
0.25
SO 50N/A 50
1.0See Figure 9
ion
0.20.02
See Figure 9
11
-V supply < VL < 0.8 @ i nA
+4 < VH < +VSUpniy @ ! nA4 bit binary 3 Dit binarycode - one of code — one ofsixteen eightLogic "0"(low) disables all chaLogic "1" (high) enables channturn on selected channel.
+7 to +20 •-7 to -20 v
+4, -2±0.5
0.010.005
73 •
N/A 120
0.50.3
1501 5
t 1550 3o(6)N/A ± 1 0
0 to t75-65 10 + 1 5 0
Units
VVV
mA
V
kH
n¿ynA
nnAnA
nA
VV
nnels. el select to -
V
VV
mAmA
mW
^W^^^S^
% o f O F Fchannel signal
dB
lis
Ji.S/J.S
VpF
°Cuc
1.4n-nn.n
i .
:.' ¡ i .- •"• '• ;. .; i - • _ |
- i -Sjonlru,15 _" . ; ,
' ' - '
m"• t i >
*
|;-.;-
NOTES:
1. Totalovervcprotecone wwithduringplies a
2. Refe tmunítleft oj.
3. Muxinvolts CforVrV,Vi-
4. 20 ve
l^sourunu.se
5. For 2l^-sourtling t
6. From
7. Leu kachannvolts.
-n_n_n.n n,n
. 1VJRC-16S ; . :
:":; XXXX7 :
LT'U UTJ"LTXr'. •,'•" 35.6mm-- ' '
• - (1,40"). . ' ' - - ' . i- . ' . - • ' • • • •
1 .. -• I6 . l8mm--rr-.,(.637") .-*
57mm :.018") ^
' • •' ' - 2.5- ; :. , . . .(o.. 15.24mm
* (.600") '
\mp— , t.535")-*1
iK '1 . ¡ > - . , - . , . . . .¡¡ "- " .254mm —1 : ; . '(0.010")
-^a'0-:"* ' : • ' : '. TYp ;
^^ '-i PINGÜEj i—i. LJ LJ L ' T-nFN'P; ¡ - . ,\ ||.
• i- " ' - ". ' - '" • • ;• ; '• '. • •- • • ' • "U'U-Lru . . '
f 2S 7.24r4m
- ! • • • - • - ••"••" :(.285")
v : , . , ; . , :•[.
[-*- — 3.43rrimmm (.135") :100") ;
Wu • ' ¡$r' 1
4.3mm. .(0.170") .
power dissipation due to inputItage current flowing in the inputtion circuitry must be limited toatt for both (a) normal operationDower supplies turned on or (b)
a fault condition when the sup-re shorted to ground.
ence voltage controls noise im-y level. Normally not used (pin 13)en).
mm ovcrvoítage is ±VSUppiy ±4^±15 mA. Logic levéis speciñed are^gp(pin 13) open. For V^gp = +10
>lt peak-peak 1000 Hz sinewavc;cc = 1000 H, same signal on allJ channels.
0 volts bctwcen switchcd channch,cc = 1000 í¿. Sce Figure 5 Por scl-ime vs. source ¡mpedance (Rs).
each side of MPC8D to ground.
ge measurement made with all OFFel inputs fed in parallel to +20
OISCUSSWW OF PERFORMANCEStatic Transfer AccuracyThe static or DC transfer accuracy of transmitting themultiplexer input voltage to the output depends on thechannel ON resisfance (RoN)> ílie l°ad impedance, thesource impedance, the load bias current and the multiplexerleakage current.
SINGLE-ENDED MULTIPLEXER STATIC ACCURACYThe major contributors to static transfer accuracy forsingle-ended multiplexers are:
Source resistance loading errorMultiplexer ON resistance errorDC offset error caused by both load bias current andmultiplexer leakage current.
Resístíve Loading Errors
The source and load impedances will determine the inputresistive loading errors. To minimize these errors:• Keep loading impedance as high as possibie. This mini-
mizes the resistive loading effects of the source resis-tance and multiplexer ON resistance. As a guideline, loadimpedances of 10^ ohms or greater will keep resistiveloading errors to 0.002% or less for 1000 ohm sourceimpedances. A 10^ ohm load impedance will íncreasesource loading error to 0.2% or more.
• Use sources wíth impedances as low as possibie. A 1000ohm source resistance will present less than 0.001% load-ing error and 10,000 ohm source resistance will increasesource loading error to 0.01% with a 10^ ohm loadimpedance.
Input resistive loading errors are determined by the follow-ing relationship: (see Figure 1)
Source and Multiplexer Resistive Loading Error
RQN - x 100%where
INPUT OFFSET VOLTAGEBias current generales an inpul OFFSET voltage as a resullof the IR drop across the multiplexer ON resistance andsource resistance. A load bias current of 10 nanoampcreswill genérate an offscl voltage of 20¿iVolts íf a 1000 ohmsource is used, and lOO^Volts if a 10,000 ohm source isuscd. In general, Por the MPC16S, the OFFSET vultagc atthe ou tpu t is determined by:
VOFFSET = (rb + >ü (RON + RSOURCE)wherc 1^ = Bias current of device multiplexer is d r iv ing
ILS Multiplexer leakage currentRON " Mul t ip lexe r ON rcsislancc
~ Source resislance
PIFFERENTIAL MULTIPLEXER SJATIC A C C U R A C YStatic accuracy errors in a d i t f c r c n t i a l mul l ip lexcr are d i í -ficult (o control, cspecially when il is used for mu l t ip l ex ingJow-lcvcl signáis wilh ful l scale rangesof 10 lu 100 m i l l i v u l l s .
The matching propertics of the mult iplexer , source and oti t-put load play a very impor tan t part in dctcrmining t l ictransfer accuracy o F l h e mulliplexer. The source impedanceunbalance, eommon-mode impedance, load bias currcnl
mismutch, load differential j impedance mismatch, and com-mon-mode impedance of (he load all contribute errors tothe multiplexer. The multiplexer ON resistuncc mismalch,leakage current mismatch ajid ON resistance also contributeto differential errors.
Referring to Figure 2, the effects of these errors can be mini-mized by following the general guidelines described in thissection, especially for low level multiplexing applications.
LOAD (OUTPUT DEVICE) CHARACTERISTICS
• Use devices wíth vcry low bias currcnt. Generally, FETinput amplífiers should be used for low level signáis lessthan 50 mV FSR. Low bias current bipolar input amplí-ficrs are acccplablc for signal ranges higher than 50 mVFSR. Bias current matching will determine the input off-set.
• The system DC common-mode rcjection (CMR) cannevér be better than the combined CMR of the multi-plexer and driven load. System CMR will be less than thedevice which has the lower CMR figure.
• Load impedances, dUTercntiul and common-mode,should be 10' O ohms or higher.
SOURCE CHARACTERISTICS• The source impedance unbalancc wil l produce offset,
common- mode and channcl-lo-charmcl gain-scattererrors. Use sources which do not nave large impedanceunbalances Íf at all possibie.
• Keep source impedances as low as possibie to minimizeresistivo loading errors.
• Minimice ground loops, íf signal Unes are shielded,ground all shields to a common point ai the systemanalog common.
If the MPC8D is uscd for mult iplexing high-level signáis of 1volt to 10 volts full scalc ranges, the forcgoing precautionsshould stíll be taken, but the parametcrs are not ascrUicalas for low-lcvcl signal applications.
í Vf.'tlV >"'*-"'J1-'''1 JÍ i,'A ' • ""'/"V-" ''''-' * t i'-'1'.''-''^' 1 —
F I G U R E I : MPCI6S Slalic Accuracy Equivalent Circuit.
RS1A
í;;;-/- - ; ;}s~i.'
; '; J'.^v ¡>'^d/2-v- ';-r-v'""'l i '
2 Load E i
•:' I Bíasb^-
-O 3-Rd/2
•'" ' ' ¡ /T/^XHcoXT Rnff? LB * . .1-1.— ~. — .^.
• 4M '::?? [;-t.
F I G U R E 2: MIV-8D Sla l ic Accuracy Equivalen! Circuit .
C
SETTLING TIMEThe gate-to-sourcc and gatc-to-draín capacitance of theCMOS FET swilchcs, the RC time constanls of the sourceand the load determine the settling time of the multiplexer.
dVGovcrned by the chargc transfer relation i = C^, the charge
currcnts transfcrred to both load and source by the analogswilchta are dctermined by the amplitude and rise time ofthe signal driving the CMOS FET switches and the gate-to-draín and galc-to-sourcc junclion capaciíances as shown inFigure 3 and 4. Using this relationship, one can see that theampl i tude of the swilching íransients seen at the source andload dccrcasc proporíionally as the capacitance of the loadand source mercase. The tradeoff for rcduced switchingtransiera ampl i tude is incrcascd settling lime. I f effect, thea m p l i t u d e of llic transicnls scen at the source and load are:
whcrc i « C d,V of I he CMOS FET switchesdt
C = load or source capacitance
The source. musí thcn rcdistribule this charge, and theeffect of source rcsistancc on settling time is shown inFigure 5. This graph shows the settling time for a 20 voltslep chango on the input . The setlling time for smallcr slepchangcson the inpul will be Icss than t h a l shown in Figure 5.
SWITCHING TIMEThis is t h c l ime rcquired for the CMOS FET lo t u r n ONaflcr a new d ig i t a l codc has bccn appl ícd to the ChannelAddrcss inpuís. II ¡s mcasured from the 50 pcrcení point ofl l i c address i n p u l signal lo Ihc 90 pcrccnl point of thcanalog signal seen al llic o u l p u t for a 10 vo l t signal changobetwecn channcls.
CROSSTALKCrosslalk is the amount of signal fecdíhrough from thcscvcn (MPC8D) or f i f tecn (MPCI6S) OFF channcls appear-ing al thc mu l í i p l exe r oulpul . Crosstalk ¡s caused by thevollagc d iv ider effect of Ihe OFF channel OFF resistanceand j u n c l i u n capacitances in seríes wilh thc RQN ant^RSOURCIÍ impcclanccs of thc ON channel . Crosstalk ismcasured wilh a 20 volt pk-pk 1000 Herí'/, sino wavcapplied to a l l OFF channcls. Thc crosslalk for (hese m u l l í -plexers ix shown in Figure 6.
C O M M O N - M O D E R E J E C T I O N (MPC8D O N L Y )TIio matching p iopcr l ies of Ihe load, m u l l i p l e x c r andsónico af lccl the common-modc rcjcction (CMR) capahil i lyoí" a d i lTcrcnl iaüy nui l l iptexcd system. CMR is Ihc ab i l i l y oftho m u l l i p l c x e r and i n p u t a m p l i f i c r to rejccl signáis tha í arecommou lo b u l l í inputs , and lo pass on only Ihc signaldil 'foronco lo Ihc ou lpu t . For the MPC8D, protcc t ion ispruvidoü for common-modc signáis of ±20 vo l t s abovc thepowci supply vollages w i t h no damagc to thc analog.swilchcs.
oad
FIGURES: Settling Time Effects-MPCl6S.
RCM!PdA
CM
FIGURE 4; Settling & Common-Mode Effects-MPC-8D.:
The CMR of the MPC8D and Burr-Brown's model 3^60Instrumentation Amplifieris H O d B atDC to Ik Hz with'a 6
dB/oclavc rollo ÍT to 70 dB at 1000 Hz. This mcasurementof CMR is shown in Figure 8 and is made with a Burr-Brown model 3660 instrumentation amplifier connectedfor a gain of 1000 and with source unbalances of 10 k, 1k£l and no unbalancc.
Factors which will degrade multiplcxer and system DCCMR are:
• Ampl i f ie r bias cur rcn l and d i f f e r c n l i a l impedance mís-malch
• Load impedance mismatch
• M u l t i p l c x e r impedance and leakagc cur rcn t mismatch
• Load and source common-modc impedance
AC CMR rolloff is dclcrmincd by (he amount of common-mode capacitnnccs (absolulc and mismatch) from cíichsignal Une to ground. Largor capacitances will l imit CMR athighcr frcqucneics; Unís, if good CMR is desircd at higherfrequcncics, thc common-modc capacitances and unbalanceof signa! Unes and multiplcxer to ampl i f ier wiring must beminimized. Use twislcd-shielded pair signal lines wherevcrpossiblc.
Loak
ago
Curr
ent
(nA
ÍC
ross
talk
{%
of
OF
F C
hann
el S
lgna
l)
Nor
mal
izad
"ON
" R
esis
tanc
e(R
efe
rre
dto
Val
ué a
t+T
S V
olts
)
OPERATiON & INSTALLATION INSTRUGTIÚNS
o
c
The ENABLE input, pin 18, is included for expansión ofthe number of channels on a single node as illustrated inFigure 12. With the ENABLE Une at a logic 1, the channelis selected by the 3 bit (MPC8D) or 4 bit (MPC16S) Chan-nel Select Address (shown in the Truth Tables on Page 2).If ENABLE is at logic O, all channels are turned OFF, evenif íhc Channel Address Lines are active. If the ENABLE Uneis not ío be uscd, simply tie it to +V supply.
If the +15 volt and/or -15 volt supply voltage is absent orshorted to ground, (he MPC8D and MPC16S multiplexerswill not be damage'ü1; however, so'me signal feedthrough tothe outpuí will occur. Total'package power dissipationmusí noí be cxceeded (see Footnote 1, Page 3).
For best settlíng speed, the input wiring and interconnec-tíons belween multiplexer output and driven devices shouldbe kept as short as possíble. When driving the digital inputsfrom TTL, opcn collector output with pull-up resistors arerccommendcd. See Figure 10 (access time).
To preserve common-mode rejection of the MPC8D, usetwistcd-shiclded pair wire for signal Unes and inter-tier con-nccíions and/or multiplexer output Unes. This will helpcommon-mode capacítance balance and reduce stray signalpickup. If shields are used, all shields should be connectedas closely as possible to system analog common or to thecommon-modc guard driver.
SINGLE ENDED MULTIPLEXER (MPC16S)
Up to 64 channels (4 multiplexers) can be connected to asingle node, or up to 256 channels using 17 MPC16S multi-plexers on a two-tiered structure as shown in Figures 12and 13.
' DIFFERENTIAL MULTIPLEXER (MPC8D)Single or multi-tiered configurations can be used to expand
. multiplexer chanhel capacity up to 64 channels using a 64 x1 or 8 x 8 configuration.
SINGLE NODE EXPANSIÓNThe 64 x 1 configuration is simply eight MPC8D units üccl
¡ to n single node. Programming is accomplished with a 6 bit-\, using the 3 LSB's of the counter to control Chan-
nel Address inputs Arj, A] and A2 and the 3 MSB's of the¿ counter to drive an 8 or 1 decoder. The 8 of 1 decoder then
is used to drive the ENABLE inputs (pin 18) of the MPC8D'• mulliplcxcrs.
V TWOTIER EXPANSIÓN-•. Using an 8 x 8 2-ticr struclurc for expansión to 64 chan-'". neis, the programming is símplified. The 6 bit counter out-*• put does not rcquirc an 8 of 1 decoder. The 3 LSB'sof the
counter drívc thc AQ, AI and A2 inputs of the eight firstticr multiplexers and the 3 MSB's of the counter are appliedto tlie AQ, A] and A2 inputs of the second tier multiplexer.
Single vs. Muítl-Tiered Channel Expansión
In addition to reducing programming complexity, two-tierconfiguration offers the added advantages over single nodeexpansión of reduced O F F channel current leakage(reduced OFFSET), better CMR, and a more reliable con-figuration if a channel should fail In the ON conditíon(short). Should a channel fail ON in the single node _configuration, data cannot be taken from any channel,whereas only one channel group is failed (8 or 16) in themulti-ticred configuration.
[;BB 3550;3505 or"3401
tlmoto 0.01%tor R < 100•Two MPC1GS units In paraítel: 10/Js
— Four MPC8D units.inparanel: 12 us
FIGURE 12. 32 To 64 Channel, Single-Tier Expansión.
MultiplexérOutputsj
Settlíng time to0.01% Ís20 Ais withR.S
4LSB's 4MSB's8 Bít ChannalAddress Gen.
FIGURE 13. Channel Expansión Up To 256 Channels Using16 x 16 Two Tiered Expansión.
üsto acquisitiormicrocomputer
systems/data_ convertersioeriDberals/power
condiítoniny components/amfílifitífsíicquisitioij systoms/datá convbrters'¡
míorocomputfer peripherals/power subplies;signa! condittoning components/amplifiersdata acquisition systems/datá cdnverters;míerocomputer peripherals/power supplies^signa! condííioning components/amplifiers!
u D •> V U «• •«•»•
SAMPLE-HOLD
14-PIN D I P P A C K A G E
10/asee ACQUISITION TIME
COMPLETE WITH HOLDING CAPACITOR
±0.01% A C C U R A C Y
-25°Cto +85°C TEMPERATURE RANGE (SHC80BM)
Ultra-l inear performance and fast acquisition speeds — that'sthe combination that makes the SHCSO models ideal foryour demanding data acquisition and control applications.
The SHCSO acquires and holds up to ±10V analog signáis toan accuracy of ±0.01% of full scale. Acquisition time is]2¿/sec for a 20V step or 10/Jsec for a 10V step, High per-formance resulls from the use of ínternally compensatedcircuíís normally found only in larger, more expensivesample/holds.
Two models give you a cholee of operating íemperaíurerange: the SHC80K.P (0°C to +70°C) in an epoxy package,also the SüCSOBM (-25°C to +85°C)in a nermetic meta!case. You'Il fínd lliese units well suited for:
Data Acquisit ion SystemsData Dístribution SystemsAnalog Delay CircuitsPulse Amplitude Modula t ion CircuitsWaveform Amplitude Measurement
BURR-BRO\A/NINTERNATIONAL AIRPORT INDUSTRIAL PARK -Tucson, Arlzana 85734
Tel GO2-294-1431 • T\^X:910-95a-l\11 • Cable:BBRCORP • Telex:66-649t
.signa! conditioning components/amptifiersdala acquisition syslems/data convcrtersmicrocomputer peripherals/power suppííessigna! conditioning components/ampüfiers;data acquisition systems/data convertersmlcrocompuler periphérais/power supplies*sicjna! conditioning cornponervts/arnpfifiersjdata acquisition systems/data convertersmicrocomputer peripherais/power suppliessignai condiíioning components/ampüfiers!data acqutsíiion systems/data convertersimicrocomputer peripherals/power suppíieS;sionaí conditioning components/ampiifiers:dalo acquisition systems/data convertersimicrocomputer peripherals/power supplies!signol conditioning components/amplifíersldato acquisition sysíems/data converters1
microcomputer peripherals/power suppüesjsíqna! concütíonmg components/ampliíiersidala ocquisítion systems/data converters!mtcrncomputor periphtírals/power supplies;siiynal condilionintj components/amplifiers,data acquisition systems/data converters;rnicrcomputer periphtírals/power suppliessi$jnal conditiontng components/amplHiersdata acquisition systems/data converters1
microcompulur peripherals/power supplies ¡conditioning cumponents/aniplif iers !
ac¿|uiütiton sy&lottis /data converterscOíiiptiUü (>tíríph»rats/powur suppííesí conclíuoMtiirj componvnts /ampíirierú¿tcquisitkui ^ystii»ru&/(iata convartors
ííj ''power *>upplies
íJaUi converttírs/powor supptin:»
© Burr-Brown Research Corporation 1976conditiüníníj components/amplifier
oonverters
SPECIFICATIONSTypical at 15°C wi th rated s u p p l y and l O O O p F ín terna l capacitor unless otherwise noted.
ELECTRIGALMODELS SHC80KP SHC.8QBM Units
; INPUT . • / • ' . . ; , . . * . • ; - - , > :.,--.;->. S• ' ! ,1'
ANALQG INPUT "
Voltage RangeMáximum Safe Input SignalImpedanctíUtas Current
DIGITAL INPUT
(TFL/MOS Compatible)• Moiie Control
"Samplti" - Logic "1". "Huid" - Logic "0"
±10
±15
108 115
400
±10
±15
I08 II 5
400
.. ;_ \. ¿ . .
VV
n/pFnA
Voltage+5V Voltage +1 5V currentLogic Supply Logic Supply2 < e < 8V 5.5 < e < 1 5V +SOnA0 < e < 0.8V 0 < e < 3.5V -50M
TRANSFERCHARACTERISJICS t
ACCURACY(25°C)Oynamic Nonlinearity (max)C-1 min "Hold" timeCaínGain HrrorTliroughput Offset (max)(adj. to /.ero)Oroop lUite (max)Droup Rale (typ)Throtiglipuí NonlinearityNotse (RMS) (10H-¿ to lOOkHz)Supply RejeciionfO tosOkHz)
A C C U R A C Y DRIFTGain OriftOffset OriftDroop KateO)
(« 70°C (max)f" 85°C (max)
DYNAMIC CHARACTERISTICSl-'ull Power Bundwidthí2)Output Slew RateAperature TimeAperature Time JitterActiuisitíon Time to 0.01%
IOV Step (max)2dV Step (max)
l-'tiiídíhrough in Hold MudeChargtí Offset (max)Sample to Hold Transient
i'eak AmplitudeSettling to ImV
±O.OI^3^1000+ 1.0
0.01
2
0.5
0.2
±0.005
100
200
1
20
10—
75
5
40
i
10
12±0.02
o
150
1
±0.01
1000
+ 1.0
0.01
2
0.5
0.2
±0.005
100
200
2
20
10
25
75
540
1
10
12
10.005
2
150
I
%of 20V'MS
V/V%of 20V
mV
mV/mSmV/mS%of 20V
MV RMSjuV/V
ppmof 20V/°C^V/°G
mV/mSmV/mS
kHzV//JSnsns
AisM.S
'/» uf Input SlepmV'
mVMS
OUTPUT . _.. ' • - ' . • ' • L^LL-.*±,l±¿~-¿-. - ' • : . • . —"ANALOG OUTPUT
VuKage liange (min)Current Range (min)Impedance
TEMPERATURESpecificationStorage
POWER SUPPLYRaíed Voltajelía n geCurren!
L O G I C S U P P L YHated Voltagt:
KangeCurre nt
±10
±5
0.5
0 to +70
-25 to +85
i 15
114.5 to L |5 . 5
+ 20
+ 5+ 4.75 to +15.5
1
i lO
±5
0.5
-25 to +85
-55 to + 1 2 5
' 15
f. 14.5 to ' 1 5 . 5
+ 20
+ 5
M.75 to +15.5
1
VmAn
uc°c
VV
mA
VVmA
ÉPO)(y:PACKAGE pr ;
-^r:i¿>Lp-?rrirnV '. • ' 120;3m'm , _(0.5")¡ - '
^-(0.8'J): 1 • >H - ,.
0.5lmm '.(0.020") día.
Pin Spac¡ng:2.54mm(0,1")Row Spacin9:7,.62mm(0.30'.').Mating Connector:145MC,.
^WIETAL'PACKAGE
i-' " •. • li..-;; 5:1 mm?' : (0.20"
BOTTOM VIEW 14.' o o
O!
Case: Kovar ¡Pin Material and platíng Compbsitionconform to Method 2003 (soldarabilUy)of MiJ"Std*883..(eítcei3t paragraph 3.2) j
l'rioes and spüLMCIcatiuns .subjtict to cliange without notice.
(1) May douh le evury 1 0°C o ver t empera tu re . (2) Small signa) handwid th 7SOkH/..
Gonnection DiagramA
rWv,
OÍfset Adj.
TOK VIEW
-' Logic LogicReturn Supply N/c
'Q
(z)+ ln -1SV Mode An. N/C C Output
Control Com. Ext.
Optional Ext. C
Nota; No connection should be made to pins 11 & 5,Pin 8 ¡s not internally connected.
(3) ±0.015 ¡ncluding feedllirougn for SHC80KP.
DEFINITION OF SPECIFICATIONSDYNAMiCNONLINEARlTY .
This is the total nonadjustable input-to-output error. It in-cludes errors due to throughput nonlinearity, droop, thermaltransíents and feedthrough; in short, all errors that cannotbead ju s t ed toze ro fo r a 10 volt input change after a lO^secacquisition time and a one millisccond hold time. Offseterrors may be adjustcd tozero by the offset control, bul gainerrors musí be removed by u gain adjustment'elséwhere inthe system. (Gain adjusl not included in SHCSO.)
GAIN A C C U R A C YThe dílTerence duc to amplif ier gain errors between INPUTand OUTPUT voltage when in the "sample1' mode.
DROOPRATE
The voltage decay u t the output during the "hold" modedue lo storage capacitor, FET switch leakage currents, andoulput ampl i f ie r bias currciU.
FEEDTHROUGHThe amoLinl o f i n p u t voltage change that appears at the out-put whcn thc ampl i f ie r is in the "hold" mode.
T H R O U G H P U T - N O N L I N E A R I T YThe to ta l charge offset and gain nonlinearity, i.e., the inac-ouracy duc to these two errors that cannot be corrected bygain and offset adjus tmenls . Throughput -nonlinearity ¡sspecified over the 20 volt ¡nput range.
THROUGHPUT OFFSETThe sum of sample offset and charge offset.
C H A R G E OFFSET
The offset t h a t results from charge transferred from theholdíng capaci tor to the gaíe capacitance of the switchingFtfT. This charge is partially restored by a special compen-sation circui t when the unit goes into the "hold" mode.
ACdUISmONTIME l
The time required for the output to settle to its final valuéwithin a given error band when the Mode control is switchedfrom "hold" to "sample". See Figure 2.
APERTURET1IV1E
The time required to switch from "sample" to "hold"* ítis mcasured from thc 50% point of the mode control tfan:sition to the time at which the output stops tracking theinput.
Sample-to-Hold Switching •
. FeadthroughI (Changa fn solid Uno)
FIGURE 1. Defini.tion of Specifications
/ . TypicahAcquisHton Time" • toses)..—
FIGURE 2. Acquisition Time vs. Full Scale Range Error.
OPERATING INSTRUGTIONSOPTIOMAL EXTERNAL CAPACITOR SELECTIQNThe valué of thc external capacitor determines the droop.charge offset , and acquisition time of the sample/hold.Both dioop and charge offset will vary l inear ly wi th capaci-lance from the valúes gtvcn in thc specíf icat ion table .
Figure 3 shows ihc bchavior of ucquisi l ion t ime w i l h at tdct lexternal capacilanoe. Thc bchavior of droop w i t h ex terna lC is dclermined by:
n „ dv _ /0.5x 1C)roop - ——:—r~1 " \ K O O p l -clt -t-Ccxt
( ' ¡ ipae i inrswi i l i higli í n s u l a t i o n rcsislance and low dielcclr icabsorpl iDii . such us tcllon or polystyrene shuuld be u se ti asstnrage e lcmenls (pu lys ty rcne should nol be u.sed ahove+S5°C). Cure should be takcn in the p r i n t e d c i rcu i t l u y o u llo minimi/.c leaktige cu r r en t s from the capaci tor to m i n i -mi/.e droop errors.
OFFSET ADJUSTMEWT
Conneci a 2k ohm to 5k ohm mult i - lurn polcnliomctcr with
a m u x T C R o r 150 ppm^C as shown in the Conncction Dia-gram, and adjusl the offset with the input grounded. Duringthe ad jus tmenl , thc sample/hold should be switching contin-uously bclween Ihc "sample" and the "hold" mode. Adjust(he error to /ero whcn Ihc un i t is in thc "hold" mode. Thisprocedt i rc ¡usures t h a t charge offset as well as ampl i f ieroffset error will be removed.
160
.001,. .002 ;;.004 .008^ .OÍS./ .032 .064. J128J
External Capacitor íjúF)
FIGURES. Acquisition,Timp vs. External Capacitor.
L O G I C T H R E S H O L D PRQGRAMIVIING
Pin 10 is normally connected to the logic return and pin 9 to a positive logic suppíy.The logic threshold is determined by the 4.3k£2 and 10kH resistors shown'in theconnection diagram. The threshold is 1.5V for logic operated on a +5V suppíy and4.5V for a +1 5V logic suppíy. If it is not convenient to connect a logic retijrn andsuppíy to the SHC80, pin 10 may be connected to the analog return and pin 9 to +15VPor 15V logic or lo +15V, through a 27kfi resistor for 5V logic. The mude controlswitching transistors have sufficient current gain to allow the mode control pin to bedr iven from MOS logic. The mode control polari ty may be reversed by connectingun externally-derived threshold voltage lo pin 3 and by connecting pins 9 and 10 tothe mode control source.
APPLICATIONSDATA ACQUISITION SYSTEM
TheSHCSO makcs an exccllent device for reducing aperturetime and e l iminat ing conversión noise from high gain cir-cuitry in dala acquisition syslcms. When it ¡s combined withBurr-Browrfs 16 channcl MPC-I6S Analog Multiplexer andADCSO A/DConvcrtcr,youhaveacompact lóchannel dataacquisition system wi t l i 25 kH"¿ throughput sampling ratesand +0.029Í (RSS) systcm accuracy.
1 PrograrnmerLogic
orComputer I/O
ANA.UOG DATA ACQUISITION SYSTEM
S1MULTANEOUS SAMPLE/HOLD
Time correlation of sampled data signáis may be implement-ed by using one sample/hold for each analog sígnal prior toinput to -an analog multiplexer. The SHCSO's low aperturetime of 40 nanoseconds practically eliminates channel-to-channel time síew. The throughput sampling rate and thenumber of data channels wijl determine the máximum"holtl" lime and heYícc, the worst case droop error of thesumple/hold in the last channel to be sampled prior to thenext "refresh" or sample/hold command. This droop error-may be minimized by adding external capacitance to theSMC80 us shown in Figure 3, page 3.
The droop error is computcd by:
MAXDROOPERROR(CMANNELN) = (Txn)(Drooprate)
Where T = • a n dSystem Sampling Rate
n = number of multiplexer data channels.
EXAMPLE:
For a 10 bit, 32 channel systern with throughput samplerate of 25 kHz, assuming no external capacitance, the drooperror of channel N is;
Droop Error (ED) = (- x 32) (500 x 1 0~3) =
For ±10 volt input signal range and ltO-bit resolution, thercsolution of + 14 LSB is +9.77 mV. This droop error ís less(han 0.032 LSB (ncgligiblc), nnd no external C is needed toreduce the droop of the SHC80.
l'rintod in U.S.A. PDS-348B June, 1977
BURR-BRONA/N ADC82
IC ANALOG-TO-DIGITAL CONVERTERS
FEATURES• FAST CONVERSIÓN SPEEO - Z.Bpsec, max
Throughput sampling rales of over 300kHzFaster conversión speeds obtainable withoptional externa! dock
• COMPLETELY SELF-CONTAINED - internal dock,comparator, and reference
« ABSOLUTE ACCURACY - No external gain or offsetadjustments are required for O to +1QV or ±10Usigna! ranges
'• PRECISIÓN - +1/2LSB máximum nonlinearity error
« COIY1PACT DESIGN - 24-pin ceramic or metal duai-in-llnepackage
• LOW COST - Ceramic packaged ADC82AG
FUNCT10NAL DIAGRAM
DESCRIPTIONThe modcl ADC82AG and ADC82AM are high-speed, 8-bit success ive-approximat ion A / Dconvertcrs desígned for appÜcations requiringsystem throughput sampling rales of over 300kHz.They utilize state-of-the-art IC and laser-trimmedthin-film components and are packaged in a 24-pinceramie (ADC82AG) or metal (ADC82AM)package.Thin-film internal scaling rcsistors are provided forthe sclection of analog'input signal ranges of ±2.5V,±5V, ±10V, O to +5V, O to + I O V , or O to +20V.No external adjustments are required to obtain ¡nitíalabsoluteaccuracies of better than ±1LSB for the Oto-HOV or ±IOV sígnal ranges. Gain and offset errorsmay be externally trimmed to zero to obtain evengreater accuracy.
Dala is available in parallel and serial form withcorrc.sponding clock and status signáis. All digitalinpu t and output signáis are DTL/TTL~compatible.Power supply voltages are ±15VDC and +5VDC.
Clock Oul
Dlgilal
QlQllalOulput
MSB O
;j Logic Supply
3 Convert Cmd
O Clock In
Q Serial Data OulQ-Vcc
3+Vcc
) Comparator
) Analog Common
) Bipolar OtlsEt
í Input)( Range Select
3 Gain Adjusl
International Airporl Industrial Park - P.Q, Box 11400 • Tucscn. Arizona 85734 - Tel. |602| 746-1111 - Twx: 910-952-1111- Cable: BBRCQRP - Telcx: 66-6491
© 1976 Burr-Brown Research Corporation PDS-35IU Prínted in U.S.A. August, 1978
DISGUSSION OF PERFORMANCEThe accuracy of a successive approxima-tion A/D converter is described by thetransfer funct ion shown in Figure 1. Alisuccessive approximation A/D convertershave an inherent QUANTIZAT10N ER-ROR of ±1/2 LSB. The remuiningerrorsin the A/D convcrter are combinations ofanalog errors due lo the l inear circuitry,matching and tracking properties of theladderandscalingnetworks,power supplyrejection, and referencc errors. In sum-mary. these errors consist of inilial errors,including GA1N, OFFSET, LINEÁRITY,DIFFERENT1AL LINEARITY and POW-ER SUPPLY SENSITIVITY. Ini t ialGAINand OFFSET errors may be adjusted tozero. GAINdriftovertemperature rotatesthe line (Figure 1) about the zero or min-us full scale point (all bits OFF) and OFF-SET drif t shifts the line left or right overthe opcratíng temperature range. LINE-AR1TY error is unadjuslable and is themost meaningful índicator of A/D conver-ter accuracy. LINEARITY error is the de-viation of an actual bit transition frornthe ideal íransítion valué at any leve! overthe range of íhe A/D converter. A DJF-FERENTIAL L1NEAR1TY error of ±1/2LSB rneans that the wídth of each bitstep over the range of íhe A/D converteris I LSB ±1/2 LSB.
The ADCS2 is-also MONOTON1C, assur-ing that the output digital code either in-creases or remains the same for increasinganalog input signáis. A monotonic con-verter can have missing codes; therefore,Burr-Brown specifies no missing codesover a temperature range.
TIMING CONSIDERATIONS
The timing diagram of the ADCS2 (Figure2) assumes an analog input such that thepositive truc digital word 1001 lOOOexists.The output will be complementary asshown in Figure 2 (01 1001 1 1 is tlie digi-tal oulput) .
DOUmOÜ
h-D
000 ,
000
011
011 ,
100 ,
100
111
m
.ooo - -
,001 - •
T". 101 - -
,111 -
, 000
,001 - -
. 110 ¥
.111 --
•s
-y» LSB
Offsst /
Error '/
- _*/ All Bits Oíf
» 1
All Bits On —
^ Gain ,
" Error -^s^,
/ |
\-Í-/3LSB - j
1
^ O'n
"}
-FSR Analog Input +FSR
Off
"'See Table 1 for digital code definitions.
FIGURE 1. Input vs Output For An Ideal Bipolar A/D Converter.
Convert'1'
Command
Throughput Rate-
Conversion Ti
must remaln "Low" until status goes ¡"Low"
Internal
Clock JUUUULJUUU1Status
MSB
Bit 2
3It 3
íj¡l 4
Bit 5
Bit 6
Bit 7
LSB
NOTE: (i) Conversión Is initiatod by the "falling edgc" o(
convert cornmand.
(2) 2.8 ^sec
FIGURE 2. ADC82 Timing Diagram.
SPEGIFiGATi1 ypical at 2S°C und rü ted power supplíes unless otherwise.noted.
ELEGTRICALMQDEL
RESOLUTION
INPUT
ANALOG INPUTSVoltagu Rünges
BipolarUnipolar
Impudunctí (Direct Inputs)0 to !5V, 12.5V0 to * IOV, I5V0 to - t 20V , i !OV
DIGITAL 1NPUTSO)Convert Coniniand
Logic Loading. Kxlernal Cluek
TRANSFER CHARACTERISTICS
E R R O RTotal Accuracy Krror, maxCíain ICrror^2'Offset lirrort2)
UnipolarBipolar, f^
Lmearity lirror, max^ 'Inlierent QuantÍ'¿ution ErrorDifferünlial Linearity ErrorNo Missing Codes Temp.Rangel'ower Supply Siirisitivíty
•M5V-í-SV and - tSV
DRIFTSpedficulion Temp. RangeGain, maxOffset
UnipolarBipolar, max
Linearily, maxMonotonicity
CONVERSIÓN SPEED,max(s>
OUTPUT
DIGITAL DATA (AI1 codes cumplel'arallel
Output Codes*6)Unipolarllipolar
Output OriveSerial Data Codes (NRZ)
Output OriveStatus
Status Output DriveInternal dock
Clock Output HrJveJ-Yüituencyí ')
POWER REQUIREMEWTSRated VoltagusRangí; for Rated Accuracy í°>Supply Hrain i 15VDC
-I5VIJCI5VDC
TEMPERATURERANGESpccificalion( ipuniting (ilcra (tul spccs)S tora ge
PR lCESd - 2 4 )
ADC82AG ADC82AM
8
±2.5, ±5, ±100 to +5, 0 to +10, 0 to +20
3.1256.25
12.50
Fositive pulse SOnsec wide (min)trailing edge ("1" ío "0") inítiates t
I1
±1±0.1
±0.05±0.05±0.2±Vi±V*
0 to 70
±0.02±0.006
-25 to +85±40
±20±35±20
Guaranteed
2.8
mentary)
csnCOB, CTC
5CSB, COB
5Logic " I " during conversión
5
42.85
i 15, *5+4.75 to +5.25, * 14.5 to '. 1 5.5
i 20-20i 80
-25 to 185-55 to i 100-55 to ¡ 125
$55.00 $69.00
UNITS
Uits
VV
knk.Qk£l
:
onversionTTL LoadTTL Load
LSB%
%of FSR<3)%of FSR%of FSR
LSBLSB
°C
%of FSR/%Vs% of FSR/%Vs
°Cppm/°C
ppm of FSR/°Cppm of FSR/°Cppm of FSR/°C
jasec
TTL Loads
TTL Loads
TTL Loads
TTL LoadsMHz
VDCvncni Ani Ani A
oc.°CUC
MECHANICAL! ADC82AGPin nuiíibon itiown for roíeranea only.NuriiLiofi may nol bu inarküd on packagp.
í
¡U' O O O O Q O O O O O
24
1
, * 1J-^UANOTE:
r— C LEAOS IN TRUE POS_M 1 .010" 1.2Smm)R ®i M^r j —]~i¡ "TTTII1II
LK D-4*-G-*, [*—
INCHES MllllWElEHSDIM MIN
A 1 310
u noc itio0 olaf 036
(1 . 1 DO tí
W .110
K, ISO
MAX MIN MAX1 360 3 I/ a* S<
MIQ 1 S6 JO i I
710 81 -,33.Q21 <6 O!>3OiO H9 1 ÍJ
SIC i* B*5iC130 79 1 330510 Bl 1 C 3b
L fiDQ BASIC 1 7' BASIC
fj 001
H 0-8S
DIO OÍ 034
1D1 16 267
o o 1
13'
120 0
fr
TION WITHIN
C ATSEATING PLAÑE.
I | |
1 U-*JU— F \~- L _»|
CASE: Blonk CeramicMating Connacior215MCS4.25 each.
PIN: Pin material andplating compoiltiQn con-íorm ID maihod 20Q3
liolderobilUy) o( Mil-Std-B83 (except parograph 3.2).
WEIGHT:7Btam5, 10.25 oí},
1
1
ADC82AM
B1
Denote» pin
' ,fí iiiiimiiiit a — J U_ _ l
i -ir-LH
\ 122A 13
INfHlS MllllMElIRSUlM MISA 1 3fi!.H liac tíoO Oíd
1. 10O
•i \n'. 1'jO
MA.i MIN MAX1 IB* 3« 6 ^ IH
HIO IDO JO' j f7'jO t 3 6 16
OJ1 O 4 O'i.l
IIAi.t 3 <i HAS'C
1 1', O II 1 J Hl
JDO IH | 16?
M (J10 | 1 1 U /O "1 / l't
1
1, í ! 1
1 ¡1
• D (*— Lv— J
Pin nutnbufi thowrt íor
JW^ may not be markud onpackago.
NOTE:Leads in true poiitionwlthin .010" 1.25mm)
^ R& MMC at maiiiignlane.
CASE: Kovar, Golcl PlaledMating Connector 2-J5MCS4.35 uoctl.
Pin Ptn malunal anüploting comiioiition ronloim lo mullían 2003(iOUiurfltul.ry) oí Mil SldHB3 («KCUDI pjraU'aoh 3.5)
WIEIGMT Hurflint. 10 7B t>i\
,j
1) 1)1 I . / I I I. L-O ni p ; i t ih le i.e., Logic "0"= Ü.8V max, Logic "I" = 2.0Vinin .
2) 1 SU nieans Ktill Kcale Runge — for exiimple, unit eonnücteü forMOV rango lias 2ÜV FSR.
.1) AJj i t s lahlu to /uro with e x t e r n a l I r impots .4) l--rrur sliown is l lw saine as í'/iLSü max fur resolut ion of A/ I )
cunvcrter.5) Conversión t ime wi th interna! dock.
6) Seu Table 1. CSB — Complt ímentary Binary.COB — Complementary Offset Binary.CTC — Complementary Two's Complement.
7) For conversión speeds specífied.8JÜ4.0V to ±16.0V for i l '^LSB total aecuracy error.
TYPIGAL PERFORMANCE CURVES
celf¡
Q) CC
13 U.
1 °C ¿5e» *—a
10.6
fO.4
+ 0.2
-0.2
-0.4
-0.6
-25 125Temperature (°C}
FIGURE 3. Gain Drift Error (%) vs. Temperatura.
1.2
1.0
0.8
0.6
0.4
0.2
USB for 8 Bits
0.5 1.0 1.5 2.0
Conversión Time (¿isec)
FIGURE 4. Linearity Error vs. Conversión Time.
1.2
1.0
0.2
0.5 1.0 1.5 2.0
Conversión Time (/Jsec)
Typícaí
Drift
Characteristic
+70
2.5 3.0
2.5 3.0
F I G U R E 5. DiiTercnlial L inear i ty Error vs. Conversión Time.
o
J¿ * *
O 0
2 o
CD
oj
CQ p
n
52
°S
3
—
- í
™
2 n
S 5i
3S
S
•< <
W r-
—
G2
üF
te
re3"
"*"*
CD 3 n; <
*n n
03 n
n
<
o
o"
33
B
"D
"Dfl
£D C
D(0
3,:;
Q
re
re3
33
•9. Ó
i3
-+
• <
->
3-
Hto
a,
g
3
°-0 "
" n
£ 3Í 5
n 3
£
0D
3
r-1
rt
cr
'_.
o
Ü °
"S
™co
5'
Sa cr
£•<
co c
03 S
._
. 3
w in i-t a * *it.
c*.
=> <
O
° 3
~:
,-* "
Oí
3
°
S.»
*
o S
«S
. S
n
c" £
3
Q re
2
2.°-
-s
S
.
S 2
3 §
5 *
=.
CQ
s. jjj J
sS
" 7'
2.
£
-fs>
-,
U)
U-*
O
O
C
U 3
_;
_.
O
--j -
i a
r..
. .
o
- -
» o
5
-» ^
o r
- ¿
O
->
0
CO
C
*CD
S
* "*
? 2
?= a
l:co
to
(on
n
R
Si.
SL E
í.r?
Eo
" re -r
M ¡s P
r
5co
rca
Co
, ui
o»<
<
v-
0
¿J
r-
tow
rco
in co
t 4-
¡ó
MW
oí
< <
+. o
,
ÍS
coE
M
m
rco
yj co -r
O
O—
<
y o
í f-,
r < "
w
wca
r to CD
o 5
»
-f
**•
10 i
S j
n u
W <
M
ro
w CD •f to0
0
4- *
<*í J
1^
0 JO
CO ^
(0
CD
r co 03
33 W
O
-
l5 3
_
3
Ot- - r
Ul
n
0s
s s
3
tO T
ii D
W 33
CO
""
""3S
»=
<< CO ID ^ ^
o3
3<
< _i to oí t
o 01
CO
3
<
< CJ ID S 3
°3
<< to u,
to
oíC
J 3 <
3 < -j P W
K
-*
3 C
3
<<
D 0
S
2a
re
3 ~.
O 3 O -1 o
n o
-1 m
n S n
0 °
M m
n # S o
n o
-i m
Q n co CD
* * n C/l co * * n U)
co
* *
< S
- £
£ D
a t
íate
__
33 3
D
"O3
C
a
~ra w D CD 5
" O.
> O < W < río 01 < o r* O o < o Q + ül
< Q O W O <
0 c
oC
-'
5 » E < C
D z • — • z -o C -1 < O r H O m 33 > Z O m jj z o r
SB
V
AL
UÉ
CO
-
H 2> ísj
r~ ™ __ -T"
j;' >.' CI _-^
c" ^~ p 0= C3 to kn P t/3 — o'
<-
^-- o: O trt
CO
C^
^ ~~r
n ti a.
O o CD"
w o 5" o" 3 E/)
=:.
Hc
p^—
3
cr„ o
ID
Cj ÜL -• c _
to t/> EÍ
o > O O ce 10 p K c O5 — ' u t/).
oa"C
-o w o cr C
5trt H (— co C3
CT ••• 3 ir.
O 3 -C EL c o E/3 C-
^< o o CD
?T>
O cr •a* o_ P 3*
-o C ^*
t/5 05"
3 — — P CÍO CD 10
•£ < Cj
to"
n O "H.
CD CD i-*-
r — „
O -3 O P a-
o o 3 "H-
2
O co 03
' o1
— -5'
o_ P •^ T3 C ^"
to t/3'
3 P — P CÍO CD C/3
•< P
'
O n O "H.
o CD "?*•
P *< '~'
C qo>
o"
^~)
t/5
r*
3
r~-
m<
r-
í; a
x >
o
Hw
>
o P < K — C :- ^_ o > O O 03
10
C a.
0-5
,
I¡
o
-a—+
-¡ —
-rn
"=
o C
O
E2.
E
2-
>—1
"O^r
n>
—
-3
-o c CD X CD T3 "i
0 "n — CD n H O o O o-
C5
c" < p ;r o co to o £ 3 — •
3 . i
r-í
P E CC p co*
O P -o 13.
^< O r-" tr CD co C»
P*
a- P p"
c
i— ,— CD 3
* .
5'
CJQ a- S
OQ -n P O —
i
T]
OQ'
c 3 10 d ~ o t-1 co co M 3 a.
i— t-
>-) p 3
CD
(O CD
— *
P_ a.
P p" Eo E/3 3 *«C o 3- o 3 O C w S.
r+ i-t-
CD 5'
CD -1 3 M O^
O*
o ?r P to
p —,
co ^» < (-*•
P"
CD 3 o r^-
to ÓQ'
3_
5 O P 3 r-i- cr S'*~N
co co
occu
ri
3 OQ PJ
1-1
w
cu to C3 .— •
P C.
p p 1 — •
co P <;
DS.
P cr tT o 3 <<" p- £. •~t 5" O
a o O 3 •*
'ersio
n
P 3 CL
P "?
O &o C3
^J.
P C
i
.TU ^ 5" o o ~ es > D O oc to CC (<;
P f-i
CD O co CD Ci-0 o w
< in " P oV cr 3"
P <-< n O • — ra p Q o O O-
CD co P CD P < P_
P* cr cT o D
m
C/5 m ra
CD
co E
Q 5
ra
CD r
o co
w
g_
nP;' "
r+
r*'
rt" "
f?
it
03
t£
t' O
r t/5 D3
3 *
mL3
í*
01
O
) -J
C
O tu
£D 33
X
CD
>
n
f
lt.ll |¡ |
> -*
w :r
o -o
<-
>
O
O
S|
tQ D
)
— <
< o
n 3
t
5 m
ID 3
o S
r+
0)
Q)
W
H
"13
3
(D 3
—
O
-*
JO
CO
f»
i, co
n
n
•*•
ll|l<
*" ro ',.
n
— "»
v
V°
D n
rt s
8 3
o O =3 CD O C/)
DISGUSSION OF SPECiFICATIONSThe ADC82 is specified to províde critical performance criteria for a wíde' varíety ofapplícaíions. The most critical specifications for an A/D converter are linearity, drift,gain and offset errors, and conversión speed effects on accuracy. The AD,C82 isfactory trimmed and tested for all critical key specifications.
GAIN AND OFFSET ERROR
In i í i a l gain and offset errors are factory trimmed to +0.05%of FSR at +25°C for both the O to +10 and + lOV ranges.Noexternaladjustmenl is required to obtain initial absoluteaccuracies of +1 LSB. NVlien using one of the other inputsignal ranges or when even greater inilial accuracy is desiredthese errors may be trimmed to zero by connecting externalpotentiometers as shown in Figures 12 and 13.
ACCURACY DRIFT VSTEMPER ATURE
Three major drift paramelers degrade A/D converter accur-acy over temperatura; they are gain, offset and linearity drift.The worst case accuracy drif t is the summation of all threedrift errors over temperature, Staüsticaliy, these errors donot add algebraically, bul are random variables which be-have as root-sum-squared (RSS) or la errors as foliows:
Where €„ = gain drift error (ppm/°C)
€0 = offset drift error (ppm of FSR/°C)
Ge = linearity error (ppm of FSR/°C)
For unipolar operation, the total RSS drift is +49.0 ppm/°C and for bipolar operation, the total RSS drift is +56.8ppm/°C.
ACCURACY VS SPEED
Insuccessive approximation A/D converters, the conversiónspeed affects linearity and differential linearity errors. Con-versión speed and its effect on linearity and differential line-arity errors for the ADC82 are shown in Figures 3 and 4.
The ADC82 conversión speeds are specified for a máximumlinearity error of +& LSB and a differential linearity errorof +H LSB with the internal clock. Faster conversión speedsare possible with an external clock (see Figures 9 and 10).
PQWER SUPPLY SENSITIVITY
Changes in the DC power supplies wíll affect Ine accuracy ofthe ADC82. The ADC82 power supply sensitivity is speci-fied for +0.006% of FSR/%Vs for -15V and +5V suppliesand +0.02% of FSR/%Vs for +15V supplies. Normally, reg-ulated power supplies with \% or less ripple are recom-mended for use with the ADC82. See layout precautionsand power supply decoupling below.
LAYOUT & OPERAT1NG INSTRUGTIONSLAYGUTPRECAUTIONS
Analog and digital commons are not connected internahV inthe ADC82but should be connected together as cióse to theunit as possible, perferably to a large ground plañe under theADC82. If these grounds must be run separately, use wideconductor patlern and a O.Ol/jFtío 0.1/nF nonpolarized by-pass capacitor between -analog and digital commons at iheunit. Low impedance analog and digital common returnsare essentíal for low noise performance. Coupling betweenanalog inputs and digital Unes should be minimized bycareful layout.
POWER SUPPLY DECOUPLINGThe powcr'supplíes should be bypassed with tantalum orelectroiytic typc capacitors as shown in Figure 6 to obtainnoisc frec operation. Thcsc capacitors should be locatedcióse to the ADC82. l/jl;electrolylic typc capucitors shouldbe bypassed willi 0.01/iF ceramic capucilors fo.r improvedhigli frequency performance.
INPUT SCALING
The ADC82 input should be scaled as cióse to the máximuminput signal range as possible in order to utilize the máxi-mum signal resotution of the A/D converter. Connect theinput signal as shown in Table II . See Figure 7 forcircuitde Calis.
10V Range
20V Range
Comp
Bipolar /•"•>, 1_6
Offset
An. Com.
to SAR
Comparator
'Ref
tbV - j^ Vj¿4 ^
Dig. .„ ~f pvo 1£)r-Com. " ^—^ 1 -
s Tf ^ An.S T Com.
. ~~~ 1/JP
FIGURE 7. ADC82 Inpul S.caling Circuit.
TABLE 11. ADC82 input Scaling Connectlon.
FIGURE 6. Recommended Power Supply Decoupling.
InputSignalRange
•1 TOV4 5V+ 2.5V
0 to -1 5V0 to MOVQ ta -I-20V
OutputCode
COB or CTCCOB or CTCCOB or CTC
CSBCSBCSB
ConnectPin 16
To Pin
181818171717
CannectPin 15
to
Input SignalOpenPin 18Pin 18Opan
Input Signal
CannectInput
Signal 10
151414
141415
•fc
dock OptionsThe ADC82 is extremely versatile in that it can be operated in several différent modes witheilher inlernal or external clock. Most of these options can be implementéd with nothingmore than an inexpensive quad 2-input NAND Cate (7400) as shown in Figure 8 through 11.
ConvenCommand
Conversión in i t ia te t l byfa l l ine cdgii uf the con-verl commund. Tlie in-terna! clock runs onlyilt ir ing conversión.
ConvertCommand
ClockIN
ClockOUT
ExternalClockjuin_
Conversión ís initíatedby lOth clock pulse.Cloek runs contínuously.
ClockIN Convort
Command
ClockOUT
N°Connection
0NoConnection
FIGURE 8. Interna! Clock-Normal Operaling Mode. FIGURE 9. Continuous Conversión with Externa! Clock.
.u
V
Conversión í n í t i a t e d by rising edgu of Convert Command.Tlie üonverl comriíand niust be synehroimed witli elock.Convert coinmand must be low during conversión.
FIGURE 10. Continuous External Clock.
*L'V
C->
[470 pfd
ConvertCommand
ClockOUT
ClockI N
Status
Conversión is inUiaLed by the l O t h cloek pulse.Clock runs contínuously. The oscillator formed byGates 2 and 3 insure that the conversión process willstart \vhen logic power is fírst turned on. (Thesevalúes gíve a 200nsec eonvert command).
F I G U R E I 1. Cont inuous Conversión with In t c rna l Clock.
T*
Optional External Gain and Offset AdjustmentsGain and Offset errors may be trimmed to zero using externa! gain and offset trim potentiometersconnected to the ADC82 as shown in Figures 1 1 and 12. Multiturn potentiometers with 100 ppm/°Cor better TCR's are recommended for mínimum drift over temperature and time, ^These pots maybe any valué from IQkfl to lOOkí^. Al! resistors should be 20% carbón or better. Pin 13 (GainAdjust) may be left open of no external adjustment is required.
•ADJUSTMENT PROCEDURE
OFFSET - Connect the OFFSET potentiometer as shownin Figure 12. Sweep the input through the end poiní transi-tion voltage that should cause an output transition to all bits
W Adjust the OFFSET potentiometer until the actual end point^"Iransition voltaee occurs at E OPF. The ideal transition volt-
INage valúes of the input are given in Table I.
(a)
+ 15V
lOkfi to
-15V
(b)
+ 15V
-15V
FIGURE 12. Two Methods of Connecting OptionalOffset Adjust with a ±1.0% of FSRRange of Adjustment.
G AIIM — Connect the GAIN adjsut potentiometer as shownin Figure 13. Sweep the input through the end point transi-tion voltage that should cause output transitions to all bitson (E^J ). Adjust the GAIN potentiometer until the actual
end point transition voltage occurs at E .
TABLE I details the transition voltage levéis required.
(a)
+ 15V
13
GaínAdj.
3.6MH tolOOkílGainAdjust
-15V
(b)
+ 15V
GaínAd¡.
-15V
FIGURE 13. Two Methods of Connecting OptionalGain Adjust with a ±1.0% Range ofAdjustment.
ORDERING INFORMATIONADC82A X
A/D Converter FamiiyA = 250Cto+85°C
G = Ceramic PackageM ~ Metal Hermetic Package
f he inlorrmtuun in this puhhcaiion hus hccn caa-rully chcokcd und is hclicvcd tu he riMiühk1; howiívur, ni) rcsponsibililv is ussumcd for po.ssihlu inuccurucius or omissinns.Priccs and .spccincaiions are Mihjuct tu chungo withoui noiice. No palcnl righls arü grunicd to any nf thc circuíts describo! hcrcin.