adc

Notas sobre conversiones A/DRomano Giannetti

1. Instrumentación con conversor analógico-digital

Esta parte representa el groso del mundo de la instrumentación electrónica.I La mayoría de los instrumentos que se conocen como “digitales” son en reali-

dad instrumentos electrónicos basados en conversión analógico-digital.

Sensor +Acondic.

Ordenador+

Display

Señales analógicos Secuencias de números

Convers.Analógico

Digital

Una vez obtenidas las secuencias de números que “representan” nuestra señal, elordenador puede tratarla de formas impensables hasta hace unos veinte años.I El problema, la “trampa”, está en la conversión: tenemos que garantizar que la

secuencia de números contenga lamisma información que la señal originaria.Departamento de Electrónica y Automática

Escuela Técnica de Ingeniería (ICAI)Universidad Pontificia Comillas de Madrid

Sistemas de percepción - 2

Digitalización de una señal — tiempo

La operación más intuitiva para transformar una señal en una secuencia de núme-ros es la siguiente:

tiempo

x(t)

1

2

3

4

x

x

x

x

T

Se elige un tiempo“suficientemente corto”T yse toma el valor de la señalpara tal tiempo.La secuenciax1, x2, x3, . . .es nuestra señal expresadacomo secuencia denúmeros.

I Esta operación se llamadiscretización en el tiempo o muestreo.

Departamento de Electrónica y Automática



Digitalización de una señal — valores

Pero para pasar a números que se puedan memorizar en un ordenador, hay quehacer una segunda operación:

Limitar la precisión de las muestras.

1x

1x~

x(t)

2x

T

tiempo

3.91

3.92

El valor analógico puede sercualquiera....

...pero los números quepuede tratar un ordenadortienen valor finito.

En este caso limitamos atres cifras decimales;normalmente los ADCoperarán en binario.

I Está operación se suele llamardigitalización, y nos devuelve una secuenciax1, x2, x3, . . . que es la “señal” que ve el ordenador.




Estructura de un conversor A-D

En la mayoría de los conversores analógico-digitales las dos operaciones se cum-plen de forma separada.

x1 x2, ... x1 x2, ...~ ~x(t)

AnalógicaSeñal Señal digital

secuencia de números

Sample &Hold

ADC

Señal "muestreada"Analógica pero t−discreta

S&H convertimos la señal en una señal que sigue siendo analógica, pero tienevalores sólo en instantes de tiempo discretos (muestreo y retención);

ADC este elemento convierte la serie de muestras en números (conversoranalógico-digital );

I Estudiaremos los dos bloques por separado.Departamento de Electrónica y Automática



1.1. La operación de muestreo

El problema principal de la operación de muestreo es garantizar que el procedi-miento no estropee la información contenida en la señal.Preparamos unexperimento ideal :

x1 x2, ...x(t)

Reconstrucción

x(t)

y(t)

y(t)¿=?

SeñalOriginal

Señalreconstruida

Sample &Hold

Señal muestreada

Si existe un sistema de reconstrucción, físicamente realizable, que permite obtenerx(t) = y(t)⇒ el muestreo no ha eliminado información.




Realización física del muestreo

La señal muestreada en realidad es una señal analógica... pero lo único que nosinteresa es elvalor del instante de muestreo.

tiempo

x(t)

T

tiempo

x(t)

T

tiempo

x(t)

1

2

3

4

x

x

x

x

T

MuestreoIdeal

Muestreo Real




Muestreo ideal

Para nuestro experimento ideal hay que simplificar las cosas al máximo.El objeto matemático que más corresponde a “tener en cuenta solo el valor en undeterminado instante de tiempo” es la delta de Diracδ(t).

A=Tx 1

A=Tx 1

A=Tx 1x(t)

T

x(t)

T

x(t)

T

Pasando al limite, manteniendo el área constante y reduciendo la anchura a cero,obtenemos lo que se llamamuestreo ideal(o con serie de deltas).




Muestro ideal — efectos

Desde punto de vista matemático, muestrear de forma ideal es lo mismo que mul-tiplicar para una secuencia de deltas de amplitud unitaria:

xm(t) = x(t) ·∞∑

i=−∞δ(t− iT )︸︷︷︸

función muestreadora

=

∞∑i=−∞

x(iT )δ(t− iT )

La forma más cómoda de tratar el problema es en el dominio de la frecuencia. Sila transformada dex(t) esX(f ), tenemos una relación sencilla:

F (x(t)) = X(f ) ⇒ F (xm(t)) =

∞∑i=−∞

X(f − ifC)

dondefC se llamafrecuencia de muestreoy es el recíproco delperíodo de mues-treo T .

fC =1

T




Folding de señales muestreados

Lo que pasa se ve mucho más fácilmente de forma gráfica:

X(f)

B−B

Sampler

T

Xm(f)

−f fC C

∞∑i=−∞

X(f − ifC)

corresponde a una repetición del espectro cadafC Hertz: este fenómeno se llamafolding.




Los dos casos de folding

Según el valor de la bandaB y de la frecuencia de muestreofC, tenemos doscasos:

fC

fC

>

<

2B

2B

Xm(f)

fCX(f)

B−B

fC

Xm(f)




Muestreo correcto

En el primer caso es posible reconstruir la señal original simplemente eliminandolas frecuencia altas, o sea utilizando un filtro paso bajo ideal con frecuencia decortefC/2 (frecuencia de folding).

fC>2B

fC /2fCX(f)

B−B

B

Xm(f)

Reconstrucción

Filtropaso−bajo




Muestreo incorrecto

En el segundo caso parte de las componentes de señal de alta frecuencia (más altaque lafrecuencia de foldingfC/2) se mezclan entre si, y entonces no es posiblevolver a recuperar la señal.

<fC 2B

B−B

X(f)

fCfC

X(f)

B−B

B

Xm(f)

/2

ReconstrucciónImposible! Filtro paso

Bajo




Teorema de muestreo

Se puede entonces expresar el teorema del muestreo (atribuido a Nyquist o a Shan-non...):

Para muestrear una señal de bandaB sin perdida de información esnecesario usar una frecuencia demuestro

fC ≥ 2B

En caso contrario la señal muestreada no corresponde a la señal real, que no puedeser reconstruida. Este tipo de error se llama

Aliasing

y es muy fácil incurrir en ello.




Ejemplo de aliasing

Muestreamos una sinusoidal con dos frecuencias.La primera (verde) es más grande que el doble de la frecuencia de la sinusoidal(T es menor que mitad período).La segunda (roja) es más pequeña, con unT que es igual a tres cuartas partes delperíodo.

Aliasing

Correcto




El problema del aliasing

El problema principal del aliasing es la posibilidad de tener ruidos de alta frecuen-cia no deseados a la entrada...

X(f)

B−B

Xm(f)

−f fC C

X(f)

B−B

Xm(f)

−f fC C

Situación real

Situación teórica

ruido

La señal muestreada está irremediablemente estropeada.




Filtro anti-aliasing

El método para evitar problemas de aliasing es el siguiente:I elegir una frecuencia de muestreo que sea más grande que la mínima indispen-

sable;I añadir siempre un filtro antialiasing antes del muestreador:

fC /2

fC

S&HAnti−aliasingFiltro

El filtro anti-aliasing es una componente fundamental de cada sistema ADC serio.Nota: el filtrado hay que hacerloantes del muestreo. Una vez muestreada la señal,si hay aliasing este será irrecuperable.




Características del filtro anti-aliasing

El filtro anti-aliasing es un filtro paso bajo que elimina todas las frecuencias porencima de la frecuencia de folding.A menudo representa la parte más costosa de un sistema. . .

I normalmente se elige lafC poco más grande que la mínima necesaria:

• más bajafC, menos datos por unidad de tiempo por elaborar;

• además, el ADC tiene más tiempo para efectuar la conversión;

I Como consecuencia, hay frecuencias poco más bajas que la de folding que sonde interés:

• el filtro anti-aliasing tiene que discriminar entre frecuencias cercanas;

• necesitamos un filtro con alta pendiente.

I Además, a menudo la frecuencia de muestreo es ajustable, y esto implica queel filtro antialiasing tenga que ser igualmente ajustable.




Oversampling

Por volverse cada vez más barata la electrónica digital rápida, se suele resolver elproblema del antialiasing con la técnica del oversampling y decimación:

x(t)ADCSample &

HoldfC

fC

SeñalOriginal

fC

Señalmuestreada a

Antialiasing50

100

Decimación1:100

Señal sobre−muestreada

I me interesan frecuencias por debajo defC/2, pero el antialiasing tiene queeliminar las frecuencias desde50fC por arriba. el filtro es mucho más fácil, a menudo basta un simple RC.

I la operación de decimación es sencilla (puede ser un promedio cada 100 mues-tras), y se suele hacer directamente en elsoftware del micro.




Muestro real

... pero nosotros no muestreamos con una serie de delta de Dirac (que existir, noexisten, aunque haberlas, haylas).El tipo de muestro más común es el así dicho “Sample & Hold”, muestro conretención, o “muestreo de orden cero”.

tiempo

x(t)

T

I la fase di “sample” (interruptor cerrado) carga instantáneamente el condensa-dor;

I en la fase de “hold”, mantenimiento, el condensador no puede descargarse ymantiene el valor anterior hasta el próximo instante de muestreo.




Efectos del muestreo real

Los efectos son algo más complicados de calcular; aunque el resultado es bastantesencillo.Si llamamos como siempreX(f ) la TCF de la señal original, yP (f ) la transfor-mada del pulso que efectúa el muestreo, se puede demostrar que:

xm(t) =

( ∞∑i=−∞

X(f − ifC)

)︸︷︷︸

muestreo “ideal”

·P (f )

Esto quiere decir que la transformada del espectro acaba siendo deformada:I si se utiliza un filtro paso bajo para reconstruir la señal, la señal a la salida será:

Y (f ) = P (f )X(f ) 6= X(f )




Deformación por efecto del muestreo real

X(f)

B−B

P(f)

Xm(f)

Se puede notar que la transformada de la señal muestreada, en banda base, esdistinta de la original de la señalx(t).




Ecualización

La buena noticia es que la deformación esconocida.En efecto, si se usa la siguiente cadena se obtiene la señal original:

Ecualizador

x1 x2, ...x(t)

SeñalOriginal

SeñalOriginal

Sample &Hold

Señal muestreada(deformada)

FiltroPaso Bajo

Filtro1/P(f)

I el muestreo real, si se respeta la condición de Nyquist, sigue siendo unmues-treo correcto, sin perdida de información.

I la ecualización se puede también hacer antes del muestreo, junto con el filtradoanti-aliasing...

I ...y se puede hacer también de forma virtual, o sea con un algoritmo dentro delmicroprocesador;

I Además, en muchos de los casos normales, el efecto es prácticamente despre-ciable.




Resumen muestreo

El sistema de muestreo está compuesto por:

x(t)ADC EcualizaciónSample &

Hold

SeñalOriginal

Señal muestreaday ecualizada

fC

Antialiasing

Señal muestreada

I Un elemento que efectúa el muestro y retención;I un indispensablefiltro anti-aliasing;I eventualmente, un sistema de ecualización — que puede ser implementado

físicamente, víasoftware, o faltar del todo en algunos casos.




1.2. Circuitos S&H

La estructura circuital básica de un circuito de muestreo y retención se basa en lapropiedad de las capacidades de mantener la carga:

vo

C+−vs

I En el instante de muestreoiT , se cierra elpulsador;

I el condensadorC se cargainstantáneamente al valorvs(iT );

I al abrir el pulsador, el condensadorCmantiene el valorvs(iT ) hasta el próximoinstante de muestreo(i + 1)T .

Los problemas de este circuito son evidentes:I la carga tendría que ocurrir con corrienteinfinita, que es imposible o por lo

menos dañino;I la lectura de la tensión tendría que ser efectuada con un objeto de resistencia

infinita;I cualquier capacidad tiene algo de pérdidas.




S&H real: modelo básico

Como mínimo hay que considerar la resistencia interna de la fuente, que limita lacorriente de carga, y las resistencias de carga y de pérdida del condensador:

C+−vs

RS

vo

Rloss

RL

Rs ⇒ resistencia internaseñal;

Rloss ⇒ pérdidasC;

RL ⇒ carga;

En realidad,Rs suele ser la resistencia de salida de la etapa anterior (filtro anti-aliasing).Por simplicidad, llamaremosRP = Rloss //RL.




S&H real: formas de onda

ts tsth

t

v

iT (i+1)T

samplephase

hold phase




S&H real: errores y definiciones

Sample time: “tiempo de muestreo”,ts. En el caso ideal es nulo, en el caso realno. Normalmente seráts � T .

Error de muestreo : el condensador no se carga exactamente al valorvs(iT ); ha-brá un error de muestroεs.

Hold time : “tiempo de mantenimiento”,T en el caso ideal,th ≈ T en realidad.

Error de mantenimiento : la tensiónvo decae en el tiempo, y esto hace que elconversor “lea” una tensión distinta devo(iT ). El error dependerá de comoopera sobre esta tensión el ADC. Por esta razón en lugar del error de man-tenimiento se suele dar una indicación de la caída de tensión (hold voltagedrop).




Fase de sample

La fase de sample es rápida, así que podemos pensar que la tensión de entradavs(t) sea constante en el tiempotr.

vo

∆ v

ts

t

vo

vs

τs

(iT)(iT)

iT

Hipótesis: Rs≪ RP

⇒ no hay partición dev⇒ τs = RsC

vo(t) = vo((i− 1)T ) + ∆v(1− e−t/τs

)εs = vo(iT )− vs(iT ) = vo(ts)− vs(iT )

εs = −∆v e−ts/τs

Tiene que ser: ts � τs

εrs = − ∆v

vs(iT )e−ts/τs




Fase de hold

Durante la fase de hold el condensador se descarga con constante de tiempoτh

(muy distinta de la anterior, porque ahora el interruptor de muestreo está abierto)

vo

th

vl

ts

iT (i+1)Tt

vo (iT)

τh

⇒ τh = RPC

vo(t) = vo(iT )e−t/τh

εh = −vo(iT )(1− e−t/τh

)Tiene que ser: th � τh, th ≈ T

εh ≈ −vo(iT )T

τh

εrh =T

τh

I el parámetro más importante es de todas formas elvoltage drop, que valevo(iT )/τh, y se suele expresar enV/µs.




Elección del condensadorC

Para que el S&H se acerque al funcionamiento ideal necesitamos:

I un error de muestreo pequeño:

• pequeña constante de tiempoτs, o sea, pequeñaRs y pequeñaC;

• el salto de tensión entre una muestra y la otra (∆v) también influye: peroesto está limitado por el principio de Nyquist (no suele ser más grande quela mitad del rango dinámico);

I un error de mantenimiento pequeño:

• grande constante de tiempoτh, o sea, grandeRp y grandeC;

• el funcionamiento del ADC también influye: conviene tener un ADC queefectúe la conversión en el menor tiempo posible después dets.

I El circuito básico (dondeRs y Rp son datos) tiene dos necesidades antagónicas:el valor deC tiene que ser al mismo tiempo bajo y grande.




Circuito de S&H mejorado

El circuito de sample & hold más utilizado es muy parecido a ese:

−

+

−

+

vo

I El uso de un buffer en la entrada hace que laRs sea muy pequeña;I lo mismo, a la salida, sube el valor deRP ;I el lazo de realimentación negativa entrada-salida reduce los errores debidos a

los buffers mismos.




Características de los S&H comerciales

S/Hin out

Los circuitos de sample & hold se encuentranintegrados en un único chip.Estos mismos se utilizan en las tarjetas deadquisición de datos para PCs.

Las características fundamentales de estos circuitos son:

Rango dinámicotensiones máxima y mínima de funcionamiento garantizado;

Precisiónerror máximo en la operación de muestreo si el objeto es utilizado co-rrectamente;

Velocidad máxima frecuencia máxima utilizable para la señal de “sample”, de-pende dets;

Tiempo de hold , o a menudo velocidad mínima, que expresa cuanto tiempo sepuede mantener la señal sin salirse de la precisión especificada;

Voltage drop , complementario al anterior, que indica la velocidad de caída deuna tensión memorizada en el dispositivo.




1.3. Conversión analógico-digital

Después del muestreo con todas sus funciones correlacionadas (antialiasing, ecua-lización), tenemos una señal que:

I es analógica (tensión, generalmente), o sea con una rango de valores posiblescontinuo;

I es constante (o casi constante) durante un períodoT .

Nuestro próximo objetivo es ver cómo se transforma esta tensión en un númeroque pueda ser utilizado por un ordenador.Esta operación la realizará un componente que se llamaconversor analógico-digital o ADC.




Concepto de digitalización

Supongamos que tenemos una señal de valor cualquiera en el rango de0 a10, porejemplo

x = π

La idea es representarla con un número de precisión finitax, usando tres cifrasdecimales.Para representarx, podemos hacer lo siguiente:

I dividimos el rango de valores posibles en 1000 partes;

I cada zona se puede “etiquetar” (codificar) con tres cifras (desde 000 a 999);

I asignamos ax como valor el número de la zona en que cae.

Conociendo ahora el rango de la señal original y el número de divisiones, podemosdecir quex representa ax y que podemos volver a un valor aproximado de la señalcon la fórmula:

x ≈ (valor mínimo) +valor máximo− valor mínimo

número de divisiones




Ejemplo de digitalización

x~

x~

0 001

x=0 x=10x= π

314 316 315

999

= 314

Usando el método anterior:

x = 314

Sabiendo el numero de cifras decimales (3), y el valor del rango de valores posi-bles, podemos decir que

x ≈ 3.14

con, por supuesto, un error (error de digitalización).




ADC binarios

En realidad, todos los ADC operan en binario, pero el concepto es el mismo.

2N

2N

2N

0

0

1

2

3

0....000

0....001

0....010

0....011

D−1

−2

−31....101

1....110

1....111

xxmax




ADC binarios, definiciones

I rango de entrada: xmin → xmax. consideraremos que el rango de entrada sea del tipo 0 → xmax para simpli-

ficar.

I número de bits: la salida es un númeroD codificado conN bit (N señaleseléctricas digitales). existen ADC que codifican la salida en una multitud de códigos distin-

tos: natural, BCD, complemento a 2, etc. Consideraremos, para simplificar,ADC con salida en binario natural.

I LSB (least significant bit, bit menos significativo): la variación mínima de laentrada para que la salidaD cambie por lo menos de un bit. el LSB se expresa la misma unidad de medida de la señal de entrada; aunque

existan ADC con entradas en corriente u otros tipos de magnitud, la mayoríatienen entrada en voltios.




ADC binarios, relaciones básicas

xmax

2N −1

x=0 x=

D0 D D+11

LSBx

I cada LSB vale: LSB=xmax− xmin

2N= 2−Nxmax

I la formula para obtenerx dadoD esx ≈ xmin+D ·LSB, que en realidad quieredecir:

xmin + D · LSB≤ x ≤ xmin + (D + 1) · LSB

I el error máximo que se puede hacer en la conversiónx→ D es

εa = 1 · LSB




ADC binarios, dinámica

A menudo en lugar de especificar el número de bits de un ADC se especifica unacantidad llamadadinámica.

dinámica “R” representa la relación que existe entre el máximo valor repre-sentable sin error y el más pequeño. Se suele expresar en dB.

En un conversor binario con salida en código natural la dinámica esta directamenterelacionada con el número de bits.El valor más pequeño es representado por0...0012 = 110 que corresponde a 1 LSB.Entonces el valor más grande será(2N − 1) · LSB, y la dinámicaR será:

R = 20 log10

((2N − 1) · LSB

LSB

)≈ 20 log10

(2N)≈ 6.02N

no se confunda la dinámica de salida con el rango dinámico de entrada deun ADC, que son cosas muy distintas.




ADC binarios, error de digitalización

εr

xmax xmax2−N

2−N

1

El error absoluto alconvertirx enD es

εa = 1 · LSB

el error relativo es:

εr =1 · LSB

x

I Hay que usar losconversores usandotodo el rango (muyparecido a los demásinstrumentos).




ADC binarios: “Half-LSB shift”

2N

2N

2N

0

0

1

2

3

0....000

0....001

0....010

0....011

D−1

−2

−31....101

1....110

1....111

xxmax

LSB12

xADC+

I este pequeño truco permite reducir el error absoluto a1

2LSB




Errores en los ADC

Los errores que puede tener un ADC real son múltiples.Se suelen catalogar cómo:

I Offset: hay un desplazamiento constante entre el númeroD y el valorx;

I Ganancia: las variaciones de la señal que da una variación enD son de tamañodistinto de 1 LSB;

I Linealidad: las variaciones del punto anterior no son constantes a lo largo delrango de conversión;

I Missing codes: existen algunos valoresD que nunca se presentan a la salida.

Todos estos errores se suelen especificar en unidades de LSB.




Característica ideal de un ADC

2N

maxx0

0

D−1

x




Error de offet

2N

maxx0

D−1

x0

offsetDepartamento de Electrónica y Automática



Error de ganancia

2N

maxx0

0

D−1

x

11

1

=1/




Error de linealidad

2N

maxx0

0

D−1

x

no−lin




Missing codes

2N

maxx0

0

D−1

x

36

39

MissingCodes




1.4. Estructura de los ADC

Existen muchos tipos de ADC; en este curso veremos algunas implementacionesque corresponden a la más empleada en la industria.Muchos conversores analógicos-digitales están basados en la utilización de unconversor inverso, digital a analógico, o más comúnmenteDAC.Seguidamente, veremos:

I la estructura de un DAC;

I conversores ADC por aproximaciones sucesivas;

I conversores ADC por bisección;

I conversores de doble rampa;

I conversores FLASH.




Conversión de digital a analógico

La operación de conversión de digital a analógico es mucho más sencilla que lainversa.Consideramos el numeroD, de N bits, que expresaremos comoD =dN−1dN−2 · · · d2d1d0, que representa una tensiónx = D · LSB voltios.Entonces:

x =(dN−12

N−1 + dN−22N−2 + · · · d22

2 + d121 + d02

0)

LSB

x = 2NLSB︸︷︷︸xmax

(dN−1

1

2+ dN−2

1

4+ · · · d2

1

2N−2+ d1

1

2N−1+ d0

1

2N

)Siendo los variosdi valores que pueden valer sólo 0 o 1, se puede realizar estecircuito como una simple serie de sumas y divisiones por constantes.




Diagramas de bloques de un DAC

Los interruptores están cerrados cuando la cifradi es un 1, y abiertos en casocontrario.

LSB•2N

/2 /2 /2 /2

d0d1dN-2dN-1

Σ

x

x = 2NLSB︸︷︷︸xmax

(dN−1

1

2+ dN−2

1

4+ · · · d2

1

2N−2+ d1

1

2N−1+ d0

1

2N

)Departamento de Electrónica y Automática



Típico ADC: R-2R

−

+

R

2R

0 1

R

2R

0 1

R

2R

0 1

2R-xmax

dN-1 dN-2 d0

R

x




Características de los DAC

La características de los DAC se pueden definir de forma muy parecida a los delos ADC.

2N −1

maxxx

D00

Se pueden definir losmismos errores:

I offset

I ganancia

I linealidad

que había en un ADC.




Conversores a aproximaciones sucesivas

Este conversor es algo anómalo, ya que en principiono necesita un circuito deS&H previo.

−

+U/D

E

CK R

C

OUT

N

DAC

1

x in

D out

t

T




Funcionamiento del ADC

tconv

t

D

Tiempo máximo deconversión:

tconv = 2N · T

I variable con laseñal,

I la “oscilación”se puedeeliminar con unlatch.




Sensibilidad al ruido

El conversor por aproximaciones sucesivas tiene un buen comportamiento frenteal ruido.

t

D




Conversores por bisección

Q

/Q

CK

D Q

/Q

CK

DQ

/Q

CK

D

control logic−

+x in

DAC

D out




Diagrama de flujo de un ADC por bisección

¿Último bit?

xmaxxmaxxmax /4 xmax0 /2 3/4

00..0 10..0 10..0 11..0 11..1

D=0i=N

pon a 1el bit "i"

decr.i

¿conv(D)>x ?

el bit "i"pon a 1

Si

NoSi

No




Funcionamiento del ADC

tconv

t

D

21

345

76

110

101

100

Tiempo máximo deconversión:

tconv = N · T

I independiente dela señal,

I extremasensibilidad alruido.




ADC doble rampa

Es un ADCintegrador, que se basa en el uso de un elemento capaz de calcular elintegral de una tensión.El principio de funcionamiento es el siguiente:

1. se carga un contador a un valor prefijadoN ;

2. se empieza a integrar la señalx y al mismo tiempo a decrementar el contadorhasta cero;

3. acto seguido, se conecta el integrador a una tensión de referencia de signoopuesto ax y se empieza a contar positivamente;

4. al llegar la tensión del integrador a cero, se envía a la salida el valorD alma-cenado en el contador.

El valorD es el valor digital correspondiente ax.




Estructura de un ADC doble rampa

−

+

x

-Vref −

+logic block

U/D

E

CKR

C

OUT

t

latchD out




Funcionamiento de un ADC doble rampa

Vint

NTC TC1D

TC

D2

t

V^

V =1

RC

∫NTC

x(τ )d τ

V =1

RC

∫DTC

Vref(τ )d τ

1

RCxNTC =

1

RCVrefDTC

x = D · Vref

N




Características de un ADC doble rampa

Los ADC doble rampa tienen las características negativas:

I el tiempo de conversión suele ser largo (≈ 2NTC);

I además, depende del valor de la señal;

Por otro lado, se pueden hacer extremadamente precisos y con gran número debits porque:

I la conversión no depende de ningún DAC;

I se puede elegir unN muy grande;

I siendo integradores, tienen muy poca sensibilidad al ruido (tanto mejor cuantomás largo es el tiempo de integración de la señalx).




ADC flash

−

+

R

Vref=xmax

R

−

+

R

−

+R

−

+R

2N-1 cmps

x in N

D outlogic block




Características de un ADC flash

Los ADC flash tienen una buena característica:

I sonmuy rápidos (hasta 5 ns).

y unamuy mala:

I sonmuy costosos, debido a la complejidad (exponencial) del circuito.

En general, se utilizan para aplicaciones con pequeño número de bits y grandesnecesidades de velocidad.Al crecer el número de bits, aparte el número de comparadores necesarios (255para 8 bit, 65535 para 16, más de 4 mil millones para 32...) crecen los problemasde tolerancia en las resistencias y en los comparadores mismos, así que se pierderápidamente precisión — en todos sus aspectos (linealidad, missing codes, etc.)




Conversores A/D: características en el tiempo

Muchos de los ADC tienen una lógica extra para controlar el arranque de la con-versión y señalar cuándo esta ha terminado.

t

ADC

N

x D

SC EC

SC

EC

DD

tconv

I El parámetro más importante es sin duda el tiempo de conversión máximo.Departamento de Electrónica y Automática



Ruido en los ADC

Un ADC es un dispositivo complejo; uno de los factores más difíciles de tener encuenta es el efecto del ruido:

ADC

N

x D

SC EC

t

El efecto de la oscilación de los últimos bits indica que estos no son muy signifi-cativos: el valor depende más del ruido que de la señal de entrada.Cuantificar este error es difícil, así que se define una magnitud que se llama “bitsefectivos”.




Bits efectivos o equivalentes

Para definir cuantos bits son efectivamente válidos, se hace lo siguiente:

1. se pone a la entrada del ADC una señal sinusoidal;

2. se comprueba el valor mínimo de amplitud que hace que la sinusoidal seadetectable fuera de la banda de ruido:Amin;

3. se comprueba el valor máximo de amplitud para no tener un “fuera de rango”:Amax;

En paralelo a la definición de dinámica, se define dinámica efectiva o equivalenteRe y bit efectivos o equivalentesNe:

Re = 20 log1 0 (Amax/Amin) , Ne = Re/6.02

I Los bits efectivos dependen de la frecuencia, y suelen bajar a frecuencias altas.Nota importante: esta definición es muy simplificada y algo incorrecta; la definición real es

demasiado compleja para este curso.




Resumen: características de los ADC

Las características que se enumeran aquí son las más importantes que hay quetener en cuenta al elegir un conversor:

Bits N : es una indicación de la resolución y precisión que se quiere obtener. Va-lores típicos son 8, 12, 16, 24.

Bits efectivosNe cuanto más cerca al valorN , menos ruido presenta el conversor.N ≈ Ne solo para conversores muy lentos.

Tiempo de conversióntconv indica la velocidad del conversor. A menudo se pro-porciona en su lugar lavelocidad de conversión, expresada en muestras porsegundo (Sa/s), más o menos su inversa.

Rango dinámico de entradavalores límites de las tensiones (xmine xmax). Típi-camente [0, 5], [-5, 5], [0, 10]V.

Además, es importante saber si el conversor necesita un S&H externo o está in-cluido en el chip.




Características de los ADC comerciales

Vemos algunas características típica de ADC comerciales.

Aplicacióntipo

bits velocidad precio

Multímetros portátilesaprox. succ.

8, 12 1–10 Sa/s bajo

Multímetros de bancobisección, doblerampa 16, 24 1–10 Sa/s medio-alto

Audio (user)bisección, flash

12, 16 44 kSa/s x ch.medio-bajo

Audio (estudios)doble rampa,sigma-delta 24 44 kSa/s x ch.alto

Osciloscopio normalflash

12 100 MSa/s medio-alto

Osciloscopio “high end”flash

12, 8 10 GSa/s muy alto




adc

Documents