04_introduccion a dsl

7/27/2019 04_Introduccion a DSL

1/10

1

DIgSILENT GmbH 1

DIgSILENT PowerFactory

Modelos Dinmicos con DSL

DIgSILENT GmbH 2

Introduccin

DIgSILENTSimulationLanguage (DSL)

DSL puede describir:

Cualquier sistema linear o no linear de Ecuaciones Diferenciales.

Tiempo muerto (Ej. Ecuaciones de onda ideal). Cualquier ecuacin aritmtica o lgica (Ej. Controladores digitales).

Cualquier evento (Ej. Apertura de interruptor si x>y).

DSL puede ser usado para:

Escribir un programa DSL

Dibujar un diagrama de bloques

Combinacin de ambas


2/10

2

DIgSILENT GmbH 3

Definiciones y conceptos bsicos

DIgSILENT GmbH 4

Ecuaciones diferenciales

Ecuacin diferencial lineal, explcita:

01

2

2=+

+

dt

dxx

Ecuacin diferencial no lineal, explcita:

bwaxdt

dx+=

Ecuacin diferencial implcita:

)sin(2 xx

dt

dx+=


3/10

3

DIgSILENT GmbH 5

Sistema de ecuaciones diferenciales

Sistema de ecuaciones diferenciales lineales, explcito:

i

i

yxxdt

dx

yxxdt

dx

+=

++=

212

211

Forma general de un sistema de ecuacionesdiferenciales explcito:

( )io

i

yxgy

yxfx

,

),(

=

=

DIgSILENT GmbH 6

Transformada de Laplace. Dominio del Tiempo y la Frecuencia

Frecuencia Compleja: js +=

Ecuacin diferencial : sxdt

dx

Ejemplo: Retardo de primer orden

( ) ( )1

o i

Ky s y s

s=

+

1( ) ( )

1i

x s y ss

= +

( )( ) ( ) ( ) / ix t y t x t T

=

( ) ( )o

y s K x s=

( ) ( )oy t K x t=


4/10

4

DIgSILENT GmbH 7

Standard Blocks(Macros)

DIgSILENT GmbH 8

2.001.501.000.500.00 [s]

2.50

2.00

1.50

1.00

0.50

0.00

-0.50

Integrator: yi

Integrator: yo

DIgSILENTDSL W orkshop, Step Responses Plot Integrator

Date: 7/23/2007

Annex: /1

DIgSILENT

Bloques standard

Integrators

yxyx ii ==


5/10

5

DIgSILENT GmbH 9

2.001.501.000.500.00 [s]

1.25

1.00

0.75

0.50

0.25

0.00

-0.25

FirstOrderLag: yi

FirstOrderLag: yo

DIgSILENTDSL W orkshop, Step Responses Plot FirstOrderLag

Date: 7/23/2007

Annex: /2

DIgSILENT

First-Order Lag:)1(

)(

sT

yx

T

xyx ii

+=

=

Bloques standard

DIgSILENT GmbH 10

Second-Order Lag, Real Poles:

2.001.501.000.500.00 [s]

1.25

1.00

0.75

0.50

0.25

0.00

-0.25

SecondOrderLagReal: yi

SecondOrderLagReal: yo

DIgSILENTDSL W orkshop, Step Responses Plot Sec ondOrderLagReal

Date: 7/23/2007

Annex: /4

DIgSILENT

)1)(1(11

sTsT

yx i

++=

Bloques standard


6/10

6

DIgSILENT GmbH 11

Second-Order Lag, Complex Poles:

2.001.501.000.500.00 [s]

1.25

1.00

0.75

0.50

0.25

0.00

-0.25

SecondOrderLag: yi

SecondOrderLag: yo

DIgSILENTDSL W orkshop, Step Responses Plot SecondOrderLag

Date: 7/23/2007

Annex: /3

DIgSILENT

)1)(1(21 sTsT

yx i

++=

Bloques standard

DIgSILENT GmbH 12

Integrator with wind-up limiter:

2.001.501.000.500.00 [s]

1.50

1.00

0.50

0.00

-0.50

-1.00

-1.50

WindUp Integrator: yi

WindUp Integrator: x

WindUp Integrator: y_max

WindUp Integrator: y_min

WindUp Integrator: yo

DIgSILENTDSL W orkshop, Step Responses Plot IntegratorWindUp

Date: 7/23/2007

Annex: /5

DIgSILENT

),,lim(maxmin

yyxy

yx

o

i

=

=

Bloques standard


7/10

7

DIgSILENT GmbH 13

Integrator with non-wind-up limiter:

2.001.501.000.500.00 [s]

1.50

1.00

0.50

0.00

-0.50

-1.00

-1.50

NonWindUp Integrator: yi

NonWindUp Integrator: x

NonWindUp Integrator: y_max

NonWindUp Integrator: y_min

NonWindUp Integrator: yo

DIgSILENTDSL W orkshop, Step Responses Plot IntegratorNonWindUp

Date: 7/23/2007

Annex: /6

DIgSILENT

),,(limmaxmin

yyxstatey

yx

o

i

=

=

Bloques standard

DIgSILENT GmbH 14

Definiciones de bloque DSL

vco_EXAC2:

1/(1+sT)Tr

K

Kl

KKh

sK/(1+sT)Kf,Tf

Se(efd)+KeKe,E1,SE1,..

KKd

fltrU

ConstVlr

(1+sTb)/(1+sTa)Tb,Tc

_{K/(1+sT)}_Ka,Ta

Vamin

Vamax

LVgate

0

1

KKb

Limiter

Vrmin

Vrmax

[1/sTTe

_Fex_Kc

0 1

-

-

-

- -

Vs

u Vc o13 yi1 yi11

Var yi4 Vr yi5

o19

VfeVf

usetp

upss

Ve

yi7

yi2

ui

Vl

Va

O

uerrs

Vh

Fex

KeSe

curex..

vlr


8/10


9/10

9

DIgSILENT GmbH 17

Clculo de las condiciones iniciales

Inicializacin del modelo para estado estable que es compatiblecon la solucin de flujo de carga.

Que debe ser inicializado?

Todas la variables de estado

Todas las seales de entrada que se desconocen desde elflujo de carga.

DIgSILENT GmbH 18

Sistema de ecuaciones diferenciales

Variables conocidas y desconocidas (Known and Unknown)variables del clculo del flujo de carga

Clculo de condiciones iniciales

[ ] [ ] [ ]( )

[ ] [ ] [ ]( )

( ) ( ) , ( )

( ) ( ) , ( )

i

o i

x t f x t y t

y t g x t y t

=

=

[ ] [ ] [ ] [ ]( )

[ ] [ ] [ ] [ ]( )

[ ] [ ] [ ] [ ]( )

( ) ( ) , ( ) , ( )

( ) ( ) , ( ) , ( )

( ) ( ) , ( ) , ( )

iK iU

oK iK iU

oU iK iU

x t f x t y t y t

y t g x t y t y t

y t g x t y t y t

= =

=

=

X iU X oK

iU oK

N N N N

N N

+ = +

=


10/10

10

DIgSILENT GmbH 19


Modelo de

excitacin del

sistema

upss

u

usetp

curex

uerrs

u, curex y uerrs conocidas por el flujo de carga

1 x salida conocida => 1 entrada desconocida puede serinicializada

DIgSILENT GmbH 20


Resolver las condiciones iniciales partiendo de las entradas ysalidas conocidas.

Estado estable (flat start) significa:

Equivalente a la entrada de todos los integradores debe ser igual acero.

Evaluacin de funciones de transferecnia en estado estable: set s=0

Ajuste de condiciones iniciales:

inc(varnm)=expr

inc0(varnm)=expr

0=x

04_introduccion a dsl

Documents